KR970031348A - 배타적 오아/노아게이트 회로 - Google Patents

배타적 오아/노아게이트 회로 Download PDF

Info

Publication number
KR970031348A
KR970031348A KR1019950044222A KR19950044222A KR970031348A KR 970031348 A KR970031348 A KR 970031348A KR 1019950044222 A KR1019950044222 A KR 1019950044222A KR 19950044222 A KR19950044222 A KR 19950044222A KR 970031348 A KR970031348 A KR 970031348A
Authority
KR
South Korea
Prior art keywords
circuit
exclusive
gate
output terminal
input signals
Prior art date
Application number
KR1019950044222A
Other languages
English (en)
Other versions
KR0176326B1 (ko
Inventor
김형곤
권용무
오승호
Original Assignee
김은영
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김은영, 한국과학기술연구원 filed Critical 김은영
Priority to KR1019950044222A priority Critical patent/KR0176326B1/ko
Priority to US08/678,713 priority patent/US5736868A/en
Publication of KR970031348A publication Critical patent/KR970031348A/ko
Application granted granted Critical
Publication of KR0176326B1 publication Critical patent/KR0176326B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 저저력, 고성능의 배타적 오아/노아게이트 회로에 관한 것으로, 배타적 오아/노아게이트 회로에 있어서는 전력소모가 적어야 하고, 동작이 확실한 신뢰성 및 빠른 동작속도를 가져야 하며, 작은 크기의 면적을 갖는 조건들을 만족해야 하나, 종래의 배타적 오아/노아게이트 회로에 있어서는 상기의 조건들을 모두 만족하지 못하였다. 따라서, 노아/낸드게이트를 이용하여 입력신호의 반전상태에 대한 회로가 불필요하고, 출력단의 추가 회로가 불필요하며, 어느 공정에 관계없이 동작함과 아울러 두 입력의 모든 값에 대해 완전히 동작 즉, 동작전압을 모두 풀스윙(Full Swing)시킴으로써 적은 전력을 갖도록 배타적 오아/노아게이트 회로를 구성함으로써 상기의 조건들을 모두 만족하고, 이에 따라 저전력과 고성능을 필요로 하는 모든 부분에 적용 응용될 수 있게 한다.

Description

배타적 오아/노아게이트 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 배타적 오아게이트 회로도.
제6도는 본 발명의 배타적 노아게이트 회로도.

Claims (2)

  1. 제2, 제1 입력신호를 게이트에 각기 인가받고 그 제1, 제2 입력신호 입력단 및 출력단 사이에 각기 접속된 제1, 제2 피모스 트랜지스터와, 상기 제2, 제1 입력신호를 게이트에 각기 인가받고 상기 출력단 및 접지 사이에 직렬 접속된 제1, 제2 엔모스 트랜지스터와, 상기 제1, 제2 입력신호를 노아 조합하는 노아게이트와, 상기 노아 게이트의 출력신호를 게이트에 인가받고 상기 출력단 및 접지 사이에 접속된 제3 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 배타적 오아게이트 회로.
  2. 제2, 제1 입력신호를 게이트에 각기 인가받고 출력단 및 그 제1, 제2 입력신호 입력단 사이에 각기 접속된 제1, 제2 엔모스 트랜지스터와, 상기 제1, 제2 입력신호를 게이트에 각기 인가받고 전원단 및 상기 출력단 사이에 직렬 접속된 제2, 제1 피모스 트랜지스터와, 상기 제1, 제2 입력신호를 낸드 조합하는 낸드게이트와, 상기 낸드게이트의 출력신호를 게이트에 인가받고 상기 전원단 및 출력단 사이에 접속된 제3 피모스 트랜지스터로 구성하여 된 것을 특징으로 하는 배타적 노아게이트 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950044222A 1995-11-28 1995-11-28 배타적 오아/노아게이트 회로 KR0176326B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950044222A KR0176326B1 (ko) 1995-11-28 1995-11-28 배타적 오아/노아게이트 회로
US08/678,713 US5736868A (en) 1995-11-28 1996-07-11 Exclusive OR/NOR gate circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044222A KR0176326B1 (ko) 1995-11-28 1995-11-28 배타적 오아/노아게이트 회로

Publications (2)

Publication Number Publication Date
KR970031348A true KR970031348A (ko) 1997-06-26
KR0176326B1 KR0176326B1 (ko) 1999-04-01

Family

ID=19436035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044222A KR0176326B1 (ko) 1995-11-28 1995-11-28 배타적 오아/노아게이트 회로

Country Status (2)

Country Link
US (1) US5736868A (ko)
KR (1) KR0176326B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861762A (en) * 1997-03-07 1999-01-19 Sun Microsystems, Inc. Inverse toggle XOR and XNOR circuit
US6356112B1 (en) 2000-03-28 2002-03-12 Translogic Technology, Inc. Exclusive or/nor circuit
US6335639B1 (en) 2000-05-25 2002-01-01 Sun Microsystems, Inc. Non-monotonic dynamic exclusive-OR/NOR gate circuit
US6573758B2 (en) 2001-09-27 2003-06-03 International Business Machines Corporation Fast, symmetrical XOR/XNOR gate
US6724221B2 (en) 2002-03-28 2004-04-20 International Business Machines Corporation Circuitry having exclusive-OR and latch function, and method therefor
US6912139B2 (en) * 2002-11-14 2005-06-28 Fyre Storm, Inc. Multi-channel control methods for switched power converters
KR20060092408A (ko) 2005-02-17 2006-08-23 삼성전자주식회사 고성능 배타적 오아 및 배타적 노아 회로 및 방법
US7285986B2 (en) * 2005-08-22 2007-10-23 Micron Technology, Inc. High speed, low power CMOS logic gate
KR100991386B1 (ko) * 2008-12-10 2010-11-02 주식회사 하이닉스반도체 배타적 논리합 회로
KR101713759B1 (ko) 2015-12-10 2017-03-08 현대자동차 주식회사 하이브리드 차량의 능동 진동 제어 방법 및 장치
US11152942B2 (en) * 2019-11-29 2021-10-19 Samsung Electronics Co., Ltd. Three-input exclusive NOR/OR gate using a CMOS circuit
CN112000511A (zh) * 2020-07-28 2020-11-27 京微齐力(北京)科技有限公司 一种基于汉明码的ecc电路优化方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3683202A (en) * 1970-12-28 1972-08-08 Motorola Inc Complementary metal oxide semiconductor exclusive nor gate
US4041326A (en) * 1976-07-12 1977-08-09 Fairchild Camera And Instrument Corporation High speed complementary output exclusive OR/NOR circuit
JPS5746536A (en) * 1980-09-04 1982-03-17 Matsushita Electric Ind Co Ltd Gate circuit
US4424460A (en) * 1981-07-14 1984-01-03 Rockwell International Corporation Apparatus and method for providing a logical exclusive OR/exclusive NOR function
JPS60247733A (ja) * 1984-05-24 1985-12-07 Toshiba Corp 論理演算回路
US4713790A (en) * 1985-07-31 1987-12-15 Motorola, Inc. Exclusive OR/NOR gate having cross-coupled transistors
US5334888A (en) * 1993-04-19 1994-08-02 Intel Corporation Fast exclusive-or and exclusive-nor gates
US5568067A (en) * 1995-06-30 1996-10-22 Cyrix Corporation Configurable XNOR/XOR element

Also Published As

Publication number Publication date
US5736868A (en) 1998-04-07
KR0176326B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
US5013937A (en) Complementary output circuit for logic circuit
KR970031348A (ko) 배타적 오아/노아게이트 회로
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
US4489246A (en) Field effect transistor logic circuit having high operating speed and low power consumption
US4503341A (en) Power-down inverter circuit
US6437604B1 (en) Clocked differential cascode voltage switch with pass gate logic
JPH03192915A (ja) フリップフロップ
KR960012462A (ko) 반도체 집적 회로 및 그 제조 방법
KR940005872Y1 (ko) 출력버퍼
US6335639B1 (en) Non-monotonic dynamic exclusive-OR/NOR gate circuit
KR940006663Y1 (ko) I/o 회로
KR920001902Y1 (ko) 트라이 스태이트 출력 버퍼회로
KR0143580B1 (ko) 비교기
KR930008315B1 (ko) 센스 증폭기
KR0122313Y1 (ko) 출력 버퍼
KR940000266B1 (ko) 저전력 소비 출력 버퍼회로
KR100200915B1 (ko) 정전류가 없는 전압 변환을 위한 출력장치를 구비한 반도체 메모리장치
KR100223827B1 (ko) 프로그래머블 출력버퍼회로
KR0118632Y1 (ko) 씨모스 인버터 회로
KR0157956B1 (ko) 출력 버퍼회로
KR0117118Y1 (ko) 와이어드 앤드 로직 게이트 회로
KR940004788Y1 (ko) 씨모스 뉴우런 셀 회로
KR0117120Y1 (ko) 와이어드 낸드 로직 게이트 회로
SU725235A1 (ru) Элемент с трем состо ни ми
KR0170309B1 (ko) 반도체 장치의 출력단 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030730

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee