KR0122313Y1 - 출력 버퍼 - Google Patents
출력 버퍼 Download PDFInfo
- Publication number
- KR0122313Y1 KR0122313Y1 KR2019950005499U KR19950005499U KR0122313Y1 KR 0122313 Y1 KR0122313 Y1 KR 0122313Y1 KR 2019950005499 U KR2019950005499 U KR 2019950005499U KR 19950005499 U KR19950005499 U KR 19950005499U KR 0122313 Y1 KR0122313 Y1 KR 0122313Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- output buffer
- level
- voltage
- buffer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
본 고안은 출력버퍼에 관한 것으로, 특히 출력레벨 선택신호에 의하여 그 출력을 변화시킴으로써 시모스(CMOS) 레벨 출력버퍼 및 티티엘(TTL) 레벨 출력버퍼의 특성을 모두 갖도록 하는 출력버퍼에 관한 것으로, 종래의 출력버퍼는 한번 집적회로화하면 스윙전압폭이 고정되어 이러한 출력버퍼를 사용한 회로의 응용범위가 변하여 또다른 출력 스윙전압폭을 필요로할 때 그 특성에 맞게 재설계해야하는 번거러운 문제점이 있었으나, 본 고안의 출력버퍼는 출력레벨 선택신호가 입력되면 그에대한 전압레벨을 결정하여 출력하는 출력전압 결정부와, 상기 출력전압 결정부의 출력전압을 인가받아 입력전압의 전위레벨에 대해 반전된 전위레벨을 출력하는 인버터로 구성함으로써, 출력레벨 선택신호에 의하여 출력버퍼의 특성에 맞게 그 출력을 변화시켜 집적회로화하였더라도 시모스(CMOS) 레벨 출력버퍼 및 티티엘(TTL) 레벨 출력버퍼의 특성을 모두 갖도록 하여 또다른 출력 스윙폭이 요구될 시 그때의 상황에 맞게 적절히 적용할 수 있는 효과가 있게 된다.
Description
제1도는 종래의 시모스(CMOS) 출력버퍼 회로도.
제2도는 본 고안의 출력버퍼 회로도.
제3도는 제2도의 출력레벨 설명도.
제4도는 시모스(CMOS) 출력버퍼의 입출력 특성도.
제5도는 티티엘(TTL) 출력버퍼의 입출력 특성도.
* 도면의 주요부분에 대한 부호의 설명
100 : 출력전압 결정부 200 : 인버터
본 고안은 출력버퍼에 관한 것으로, 특히 출력레벨 선택신호에 의하여 그 출력을 변화시킴으로써 시모스(CMOS) 레벨 출력버퍼 및 티티엘(TTL) 레벨 출력 버퍼의 특성을 모두 갖도록 하는 출력버퍼에 관한 것이다.
종래의 시모스 출력버퍼는 제1도에 도시된 바와같이, 입력전압(Vin)이 피모스트랜지스터(P1) 및 엔모스트랜지스터(N1)의 게이트에 고전위로 인가되면, 상기 피모스트랜지스터(P1)는 오프되고, 또한 엔모스트랜지스터(N1)은 온됨으로 인해서 그의 출력전압(Vout)은 저전위의 신호를 출력하게 된다.
그리고, 상기 피모스트랜지스터(P1) 및 엔모스트랜지스터(N1)의 게이트에 저전위의 입력전압(Vin)이 인가되면, 상기 피모스트랜지스터(P1)는 온되고, 또한 엔모스트랜지스터(N1)은 오프됨으로 인해서 그의 출력전압(Vout)은 고전위의 신호를 출력하게 된다.
이러한 상기의 시모스 출력버퍼의 입출력 특성은 제4도에 도시되었다.
또한, 이때의 상기 출력전압(Vout)의 출력레벨은 제3도의 (a)에 도시된 바와같이, 저전위일때는 0 볼트로, 고전위일때는 5 볼트로 스윙(swing)한다.
이와같은 종래의 출력버퍼는 한번 집적회로화하면 스윙전압폭이 고정되어, 이러한 출력버퍼를 사용한 회로의 응용범위가 변하여 또다른 출력 스윙전압폭을 필요로할 때 그 특성에 맞게 재설계해야 하는 번거러운 문제점이 있었다.
따라서, 본 고안은 종래의 이러한 문제점을 감안하여, 출력레벨 선택신호에 의하여 출력버퍼의 특성에 맞게 그 출력을 변화시킴으로써 시모스(CMOS) 레벨 출력버퍼 및 티티엘(TTL) 레벨 출력버퍼의 특성을 모두 갖도록 하는데 목적이 있는 것으로, 이러한 목적을 갖는 본 고안을 상세히 설명한다.
제2도는 본 고안의 출력버퍼의 회로도로서, 이에 도시한 바와같이 출력레벨 선택신호(S)가 입력되면 그에대한 전압레벨을 결정하여 출력하는 출력전압 결정부(100)와, 상기 출력전압 결정부(100)의 출력전압을 인가받아 입력전압(Vin)의 전위레벨에 대해 반전된 전위레벨을 출력(Vout)하는 인버터(200)로 구성한다.
이와같이 구성한 본 고안의 작용 및 효과를 상세히 설명한다.
출력레벨 선택신호(S)가 저전위레벨로 입력되면 출력전압 결정부(100)의 엔모스트랜지스터(N1, N2)는 오프되고, 피모스트랜지스터(P1)는 온되며, 이에 따라 전원전압(Vdd)이 그 피모스트랜지스터(P1)를 통해 인버터(200)에 인가되므로, 상기 인버터(200)의 출력(Vout)은 제3도 (a)에 도시한 바와같이 스윙폭이 0~5볼트까지의 시모스(CMOS) 레벨 출력곡선을 갖고, 또한 제4도에 도시한 바와같이 시모스(CMOS) 인버터 입출력 특성을 갖는다.
그러나, 출력레벨 선택신호(S)가 고전위레벨로 입력되면 출력전압 결정부(100)의 피모스트랜지스터(P1)는 오프되고 직렬로 연결된 엔모스트랜지스터(N1)(N2)가 온되며, 이에따라 전원전압(Vdd)이 상기 엔모스트랜지스터(N1)(N2)를 통해 상기 인버터(200)에 인가되므로, 그 인버터(200)의 출력(Vout)은 제3도 (b)에 도시한 바와같이 그 스윙폭이 0~3.7볼트까지의 티티엘(TTL) 레벨 출력곡선을 갖고, 또한 제5도에 도시한 바와같이 티티엘(TTL) 인버터 입출력 특성을 갖는다.
이로써, 출력레벨 선택신호에 의하여 출력버퍼의 특성에 맞게 그 출력을 변화시킴으로써 집적회로화하였더라도 시모스(CMOS) 레벨 출력버퍼 및 티티엘(TTL) 레벨 출력버퍼의 특성을 모두 갖도록 하여 또다른 출력 스윙폭이 요구될 시 그때의 상황에 맞게 적절히 적용할 수 있는 효과가 있게 된다.
Claims (1)
- 전원전압 및 접지사이에 직렬접속된 피모스트랜지스터 및 엔모스트랜지스터에 의해 입력전압을 반전하여 출력하는 인버터의 출력버퍼에 있어서, 출력레벨 선택신호에 따라 상기 전원전압을 1개의 피모스트랜지스터 또는 2개의 앤모스트랜지스터를 선택적으로 통해 상기 인버터에 인가하는 출력전압 결정부를 포함하여 구성된 것을 특징으로 하는 출력버퍼.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950005499U KR0122313Y1 (ko) | 1995-03-25 | 1995-03-25 | 출력 버퍼 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950005499U KR0122313Y1 (ko) | 1995-03-25 | 1995-03-25 | 출력 버퍼 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960032937U KR960032937U (ko) | 1996-10-24 |
KR0122313Y1 true KR0122313Y1 (ko) | 1998-12-01 |
Family
ID=19409925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019950005499U KR0122313Y1 (ko) | 1995-03-25 | 1995-03-25 | 출력 버퍼 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0122313Y1 (ko) |
-
1995
- 1995-03-25 KR KR2019950005499U patent/KR0122313Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960032937U (ko) | 1996-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950007292A (ko) | 저소비 전류로 동작하는 파워-온 신호 발생 회로 | |
KR100348931B1 (ko) | 노이즈 면역성이 개선된 저전력 디지털 회로 | |
KR950007287A (ko) | 디지탈 신호 처리용 지연 회로 | |
US5990708A (en) | Differential input buffer using local reference voltage and method of construction | |
US6388487B1 (en) | Schmitt circuit | |
KR100327658B1 (ko) | 데이타입력버퍼 | |
KR100407842B1 (ko) | 펄스정형기회로 | |
KR970031348A (ko) | 배타적 오아/노아게이트 회로 | |
KR19980058197A (ko) | 제어신호를 이용한 출력패드 회로 | |
KR970023374A (ko) | 반도체 집적회로장치 및 소진폭 신호 수신 방법 | |
JPH04284021A (ja) | 出力回路 | |
KR0122313Y1 (ko) | 출력 버퍼 | |
KR100331263B1 (ko) | 반도체장치의 오실레이터 | |
KR930004307Y1 (ko) | 슈미트 트리거회로 | |
US6404238B1 (en) | Ratio logic gate with a current mirror | |
KR100243263B1 (ko) | Rc 오실레이터용 슈미트트리거 회로 | |
KR0121228Y1 (ko) | 전압제어 발진기 | |
KR0143580B1 (ko) | 비교기 | |
KR940005875Y1 (ko) | 씨모스 출력 버퍼회로 | |
KR100295653B1 (ko) | 전류감소형엔디씨회로 | |
KR940010836B1 (ko) | 기준 전압 발생 회로 | |
KR0147469B1 (ko) | 출력 노이즈 감소회로 | |
JPH11214981A (ja) | レベルシフト回路 | |
KR970024600A (ko) | 레벨시프트회로 | |
JPH0514171A (ja) | 入力バツフア回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |