KR960043517A - 외부전압에 능동적인 입력버퍼 - Google Patents

외부전압에 능동적인 입력버퍼 Download PDF

Info

Publication number
KR960043517A
KR960043517A KR1019950011738A KR19950011738A KR960043517A KR 960043517 A KR960043517 A KR 960043517A KR 1019950011738 A KR1019950011738 A KR 1019950011738A KR 19950011738 A KR19950011738 A KR 19950011738A KR 960043517 A KR960043517 A KR 960043517A
Authority
KR
South Korea
Prior art keywords
switch
external voltage
pmos transistor
gate
output
Prior art date
Application number
KR1019950011738A
Other languages
English (en)
Other versions
KR100369342B1 (ko
Inventor
김규석
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950011738A priority Critical patent/KR100369342B1/ko
Publication of KR960043517A publication Critical patent/KR960043517A/ko
Application granted granted Critical
Publication of KR100369342B1 publication Critical patent/KR100369342B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 입력되는 외부전원에 관계없이 일정한 잡음값(Noise Margin)을 가지는 능동적인 입력버퍼에 관한 것으로, TTL 레벨로 들어오는 입력(Input) 신호에 대해서 5V 전원전압에서는 VIH를 개선시켜 주고, 3.3V에서는 VIL을 개선시켜 외부전압이 5V이든 3.3V이든 늘 일정한 잡음 마진(margin)을 가지도록 함으로써 5V용으로 제작된 제품을 3.3V에서 사용하거나, 반대로 3.3V용으로 제작된 제품을 5V에서 사용할 수 있도록 하는 효과가 있다.

Description

외부전압에 능동적인 입력버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 외부전압에 능동적인 입력버퍼 회로도.

Claims (4)

  1. 풀업수단 및 풀다운수단을 구비하는 입력버퍼에 있어서, 상기 풀업수단은, 입력 데이타를 게이트로 인가받아 구동전원단과 출력단을 절체하는 제1PMOS트랜지스터; 외부전압에 따라 상기 제1PMOS트랜지스터의 출력값을 절체하는 제1스위치; 상기 제1스위치에서 출력되는 신호를 게이트로 인가받아 구동전원단과 출력단을 절체하는 제2PMOS트랜지스터; 상기 외부전압에 따라 구동전원단과 상기 제2PMOS트랜지스터의 게이트 사이를 절체하는 제3PMOS트랜지스터를 구비하는 것을 특징으로 하는 외부전압에 능동적인 입력버퍼.
  2. 제1항에 있어서, 상기 풀다운수단은, 입력 데이타를 게이트로 인가받아 접지단과 출력단을 절체하는 제1NMOS트랜지스터; 외부전압에 따라 상기 제1NMOS트랜지스터의 출력값을 절체하는 제2스위치; 상기 제2스위치에서 출력되는 신호를 게이트로 인가받아 접지단과 출력단을 절체하는 제2NMOS트랜지스터; 상기 외부전압에 따라 접지단과 상기 제2NMOS트랜지스터의 게이트 사이를 절체하는 제3NMOS트랜지스터를 구비하는 것을 특징으로 하는 외부전압에 능동적인 입력버퍼.
  3. 제2항에 있어서, 칩 선택신호에 따라 상기 제1PMOS트랜지스터의 소스와 상기 제3PMOS트랜지스터의소스 사이를 절체하는 제4PMOS트랜지스터; 칩 선택신호에 따라 접지단과 출력단을 절체하는 제4NMOS트랜지스터를 더 포함하는 것을 특징으로 하는 외부전압에 능동적인 입력버퍼.
  4. 제2항 또는 제3항에 있어서, 외부전압을 감지하는 외부전압 감지수단; 상기 외부전압 감지수단의 출력을증폭한 제어신호로 상기 제2스위치를 제어하고, 상기 제어신호의 반전값으로 상기 제1스위치를 제어하도록 구성되는 증폭수단을 더 포함하는 것을 특징으로 하는 외부전압에 능동적인 입력버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011738A 1995-05-12 1995-05-12 외부전압에능동적인입력버퍼 KR100369342B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950011738A KR100369342B1 (ko) 1995-05-12 1995-05-12 외부전압에능동적인입력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011738A KR100369342B1 (ko) 1995-05-12 1995-05-12 외부전압에능동적인입력버퍼

Publications (2)

Publication Number Publication Date
KR960043517A true KR960043517A (ko) 1996-12-23
KR100369342B1 KR100369342B1 (ko) 2003-03-26

Family

ID=37416355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011738A KR100369342B1 (ko) 1995-05-12 1995-05-12 외부전압에능동적인입력버퍼

Country Status (1)

Country Link
KR (1) KR100369342B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230112178A (ko) 2022-01-19 2023-07-27 삼성디스플레이 주식회사 기준 전압 생성부, 이를 포함하는 표시 장치, 및 표시 장치의 구동 방법

Also Published As

Publication number Publication date
KR100369342B1 (ko) 2003-03-26

Similar Documents

Publication Publication Date Title
KR940012594A (ko) 전압 인터페이싱 버퍼
KR930003555A (ko) 프로그램 가능한 출력 구동회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR940017201A (ko) 데이타 출력 버퍼
KR940010529A (ko) 입력 버퍼
KR910014939A (ko) 노이즈로 인한 오동작을 방지하기 위한 반도체 장치
DE60305103D1 (de) Ausgangstreiber mit Transistoren mit dünnen Gateoxid
KR920005479A (ko) Mos드라이버회로
KR960012462A (ko) 반도체 집적 회로 및 그 제조 방법
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR960043517A (ko) 외부전압에 능동적인 입력버퍼
KR910007268A (ko) 출력회로
KR960043519A (ko) 잡음을 억제시키는 출력 버퍼
KR920006977A (ko) 저잡음 데이터 출력버퍼
KR0147469B1 (ko) 출력 노이즈 감소회로
KR950022113A (ko) 데이타 출력버퍼
KR970013802A (ko) 출력 버퍼 회로
KR970002828A (ko) 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로
KR970055490A (ko) 하이 출력전압(voh)을 제한해주는 반도체장치의 출력버퍼
KR920007176A (ko) 다른 임계전압을 갖는 p채널 mos 트랜지스터를 포함하는 반도체 집적회로
KR960043516A (ko) 고속 데이타 출력 버퍼
KR930014570A (ko) 출력버퍼회로
KR960011719A (ko) 3v/5v 데이타 입력 가능한 입ㆍ출력 버퍼
KR960036325A (ko) 저잡음 출력 버퍼
KR970031326A (ko) 입출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee