KR920006977A - 저잡음 데이터 출력버퍼 - Google Patents
저잡음 데이터 출력버퍼 Download PDFInfo
- Publication number
- KR920006977A KR920006977A KR1019900014022A KR900014022A KR920006977A KR 920006977 A KR920006977 A KR 920006977A KR 1019900014022 A KR1019900014022 A KR 1019900014022A KR 900014022 A KR900014022 A KR 900014022A KR 920006977 A KR920006977 A KR 920006977A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage terminal
- power supply
- pull
- supply voltage
- output
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 회로도.
제2도는 본 발명에 따른 회로도.
Claims (4)
- 전원전압단과 접지전압단 사이에 채널이 직렬 연결된 구동용 피모오스 및 엔모오스 트랜지스터를 가지는 데이터 출력버퍼에 있어서, 상기 전원전압단과 상기 구동용 피모오스 트랜지스터 사이에 채널이 연결된 풀업제어 트랜지스터와, 상기 엔모오스 트랜지스터와 접지 전압단 사이에 채널이 연결된 풀다운 제어 트랜지스터와, 상기 풀업 제어 트랜지스터의 게이트에 출력이 접속되고 전원전압단과 접지 전압단 사이에 연결된 제1정전압 수단과, 상기 풀다운 제어 트랜지스터의 게이트에 출력이 접속되고 상기 전원전압단과 접지전압단 사이에 연결된 제2정전압 수단을 구비함을 특징으로 하는 데이터 출력버퍼.
- 제1항에 있어서, 상기 제1정전압 수단이 상기 풀업 제어 트랜지스터의 게이트에 접속된 제1출력노드와, 전원전압단과 상기 제1출력 노드 사이에 직렬 연결되고 각각이 다이오드 접속된 소정 갯수의 피모오스 트랜지스터와, 상기 제1출력노드와 접지 전압단 사이에 연결된 큰 값의 풀다운 저항으로 구성됨을 특징으로 하는 데이터 출력버퍼.
- 제1항에 있어서, 상기 제2정전압 수단이 상기 풀업 제어 트랜지스터의 게이트에 접속된 제2출력노드와, 전원전압단과 상기 제2출력 노드 사이에 연결된 큰 값의 풀업저항과, 상기 제2출력노드와 접지 전압단 사이에 연결되고 각각이 다이오드 접속된 소정 갯수의 피모오스 트랜지스터로 구성됨을 특징으로 하는 데이터 출력버퍼.
- 반도체 메모리 장치에 있어서, 메모리셀로 부터 독출된 데이터와 출력 인에이블 신호를 입력하여 상기 출력 인에이블 신호의 제어에 의해 상기 독출된 데이터에 응답하는 신호를 출력하는 게이팅 수단과, 상기 게이팅 수단의 출력에 게이트가 접속되고 전원전압단과 접지 전압단 사이에 채널이 직렬 연결된 구동용 피모오스 및 엔모오스 트랜지스터와, 상기 전원전압단과 상기 구동용 피모오스 트랜지스터 사이에 채널이 연결된 풀업 제어 트랜지스터와, 상기 엔모오스 트랜지스터와 접지 전압단 사이에 채널이 연결된 풀다운 제어 트랜지스터와, 상기 전원전압단과 접지 전압단 사이에 연결되어 상기 전원전압보다 소정의 낮은 레벨을 가지는 전압을 일정하게 상기 풀업제어 트랜지스터의 게이트로 출력하는 제1정전압 수단과, 상기 전원전압단과 접지 전압단 사이에 연결되어 상기 전원전압보다 소정의 높은 레벨을 가지는 전압을 일정하게 상기 풀다운 제어 트랜지스터의 게이트로 출력하는 제1정전압 수단으로 구성됨을 특징으로 하는 데이터 출력버퍼.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900014022A KR930006623B1 (ko) | 1990-09-06 | 1990-09-06 | 저잡음 데이터 출력버퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900014022A KR930006623B1 (ko) | 1990-09-06 | 1990-09-06 | 저잡음 데이터 출력버퍼 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920006977A true KR920006977A (ko) | 1992-04-28 |
| KR930006623B1 KR930006623B1 (ko) | 1993-07-21 |
Family
ID=19303275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900014022A KR930006623B1 (ko) | 1990-09-06 | 1990-09-06 | 저잡음 데이터 출력버퍼 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930006623B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474733B1 (ko) * | 1997-06-30 | 2005-07-07 | 삼성전자주식회사 | 반도체메모리장치용데이터출력회로 |
| KR100587192B1 (ko) * | 2000-01-17 | 2006-06-08 | 리스템 가부시키가이샤 | 모터댐퍼의 제어장치 및, 그것에 사용하는 제어기판 및 모터댐퍼 |
-
1990
- 1990-09-06 KR KR1019900014022A patent/KR930006623B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474733B1 (ko) * | 1997-06-30 | 2005-07-07 | 삼성전자주식회사 | 반도체메모리장치용데이터출력회로 |
| KR100587192B1 (ko) * | 2000-01-17 | 2006-06-08 | 리스템 가부시키가이샤 | 모터댐퍼의 제어장치 및, 그것에 사용하는 제어기판 및 모터댐퍼 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930006623B1 (ko) | 1993-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930008859A (ko) | 직류 전류를 제거한 데이타 출력 버퍼 | |
| KR920020507A (ko) | 반도체 집적 회로 장치 | |
| KR940018864A (ko) | 반도체 장치 | |
| US5083045A (en) | High voltage follower and sensing circuit | |
| KR940008091A (ko) | 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치 | |
| KR860000659A (ko) | M0s 스태틱형 ram | |
| KR970051131A (ko) | 반도체 메모리의 센스 앰프 출력 제어 회로 | |
| KR890008837A (ko) | 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치 | |
| KR930003147A (ko) | 반도체 메모리 장치의 센프앰프 제어회로 | |
| KR860003712A (ko) | 논리게이트 회로 | |
| KR920006977A (ko) | 저잡음 데이터 출력버퍼 | |
| KR920017365A (ko) | 반도체 집적회로 | |
| KR100223849B1 (ko) | 반도체 메모리장치 | |
| KR930011433A (ko) | 반도체 집적회로장치 | |
| KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
| KR950012703A (ko) | 반도체 메모리 장치의 데이타 입력 버퍼 | |
| KR890004495A (ko) | 리셋트신호 발생회로 | |
| KR850004690A (ko) | 펄스 발신 회로 | |
| KR910007268A (ko) | 출력회로 | |
| KR910007134A (ko) | 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치 | |
| KR930014768A (ko) | 상보형 금속 산화물 반도체 (cmos)-에미터 결합 논리(ecl)레벨 트랜슬레이터 | |
| KR910006974A (ko) | 다출력 메모리 소자의 독출 제어회로 | |
| KR960015582A (ko) | 반도체 기억소자의 신호 입력버퍼 | |
| KR960043517A (ko) | 외부전압에 능동적인 입력버퍼 | |
| JPH0529910A (ja) | 論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060630 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |