KR920017365A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR920017365A
KR920017365A KR1019920002842A KR920002842A KR920017365A KR 920017365 A KR920017365 A KR 920017365A KR 1019920002842 A KR1019920002842 A KR 1019920002842A KR 920002842 A KR920002842 A KR 920002842A KR 920017365 A KR920017365 A KR 920017365A
Authority
KR
South Korea
Prior art keywords
sub
circuit
sensing line
precharge signal
semiconductor integrated
Prior art date
Application number
KR1019920002842A
Other languages
English (en)
Other versions
KR960003370B1 (ko
Inventor
마사노리 우치다
다카야스 사쿠라이
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
다케다이 마사다카
도시바 마이크로 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 다케다이 마사다카, 도시바 마이크로 일렉트로닉스 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR920017365A publication Critical patent/KR920017365A/ko
Application granted granted Critical
Publication of KR960003370B1 publication Critical patent/KR960003370B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 반도체 집적회로에 형성된 데이터비교회로의 기본 구성을 나타낸 도면,
제2도는 제1도중의 각 부감지선에 각각 대응하는 그룹내의 비트비교회로의 각 출력을 통합하는 회로형식의 일례를 나타낸 회로도,
제3도는 제1도중의 각 부감지선에 각각 대응하는 그룹내의 비트비교 회로의 각 출력을 통합하는 회로형식의 다른 예를 나타낸 회로도.

Claims (11)

  1. 비교데이터를 복수의 그룹으로 분할된 비트데이터에 대응해서 복수의 그룹으로 분할하며 상기 비트데이터가 각각 대응되게 입력되는 비트비교회로(10)와, 이 비트비교회로(10)의 각 그룹마다 설치되어 대응하는 그룹의 비트비교회로(10)의 출력을 통합하는 부감지선(12), 이 각 부감지선(12)에 대응해서 설치되어 대응하는 부감지선(12)의 전위에 의해 스위치제어되며 각 일단측이 제2전위단(V2)에 공통으로 접속된 구동소자(13), 이 각 구동 소자(13)의 각 타단측이 공통으로 접속된 비교결과 출력용의 1개의 주감지선(11) 및, 이 주감지선(11)과 제1전위단(V1)사이에 접속된 제1부하회로 (14)를 구비하여 구성된 데이터비교회로를 갖춘 것을 특징으로 하는 반도체 집적회로.
  2. 제1항에 있어서, 상기 부감지선(12)이 대응하는 그룹내의 비트비교회로(10)의 각 출력단에 공통으로 접속되고, 이 부감지선(12)이 직접 상기 구동소자(13)에 접속되어 있는 것을 특징으로 하는 반도체 직접회로.
  3. 제1항에 있어서, 상기 부감지선(12)에 반전회로(31)가 삽입되고 있고, 이 반전회로(31)의 입력측 부감지선 부분이 대응하는 그룹내의 비트비교회로(10)의 각 출력단에 공통으로 접속되며, 이 반전회로(31)의 출력단이 상기 구동소자(13)에 접속되어 있는 것을 특징으로 하는 반도체 집적회로.
  4. 제1항에 있어서, 상기 비트비교회로(10)의 각 그룹에 대응해서 논리게이트회로(41)가 설치되고, 각 그룹내의 비트비교회로(10)의 각 출력단이 상기 논리게이트회로(41)의 복수의 입력단에 접속되며, 이 논리게이트회로(41)의 출력단이 대응하는 부감지선(12)에 접속되어 있는 것을 특징으로 하는 반도체 집적회로.
  5. 제1항 내지 제4항 어느 한 항에 있어서, 상기 제1전위단(V1)은 전원전위(Vcc)이고, 상기 제2전위단(V2)은 접지전원(Vss)이며, 상기 제1부하회로(14)는 게이트 접지전원(Vss)혹은 프리챠지신호가 인가되는 P챈널 MOS트랜지스터(IP) 또는 베이스에 접지전위(Vss)혹은 프리챠지신호가 인가되는 PNP형 바이플라 트랜지스터이고, 상기 구동소자(13)는 게이트는 상기 부감지선(12)이 접속된 N챈널 MOS 트랜지스터(IN) 또는 베이스에 상기 부감지선이 접속된 NPN형 바이폴라 트랜지스터인 것을 특징으로 하는 반도체 집적회로.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1전위단(V1)이 접지전위(Vss)이고, 상기 제2전위단(V2)이 전원전위(Vcc)이며, 상기 제1부하회로(14)는 게이트에 전원전원(Vcc) 혹은 프리챠지신호가 인가되는 N챈널 MOS 트랜지스터(TN) 또는 베이스에 전원전위(Vcc) 혹은 프리챠지신호가 인가되는 NPN형 바이플라 트랜지스터이고, 상기 구동소자(13)는 게이트가 상기 부감지선(12)이 접속된 P챈널 MOS 트랜지스터(TP) 또는 베이스에 상기 부감지선(12)이 접속된 NPN형 바이폴라 트랜지스터(QN)인 것을 특징으로 하는 반도체 집적회로.
  7. 제5항에 있어서, 상기 부감지선이 직접 상기 구동소자에 접속되어 있을 경우에는, 상기 부감지선(12)과 접지전위(Vss)사이에 게이트에 전원전위(Vcc) 혹은 상기 프리챠지신호에 대해 상보적인 프리챠지신호가 인가되는 N챈널 MOS 트랜지스터(TN2) 또는 베이스에 전원전위(Vcc) 혹은 상기 프리챠지신호에 대해 상보적인 프리챠지 신호가 인가되는 NPN형 바이폴라 트랜지스터로 이루어진 제2부하회로가 더 접속되어 있는 것을 특징으로 하는 반도체 집적회로.
  8. 제5항에 있어서, 상기 부감지선에 반전회로가 삽입되어 있는 경우에는, 전원전위(Vcc)와 상기 반전회로(31)의 입력측의 부감지선 부분과의 사이에 게이트에 접지전위(Vss) 혹은 상기 프리챠지신호가 인가되는 P챈널 MOS 트랜지스터(TP2) 또는 베이스에 접지전원(Vss) 혹은 상기 프리챠지신호가 인가되는 PNP형 바이폴라 트랜지스터로 이루어진 제2부하회로가 더 접속되어 있는 것을 특징으로 하는 반도체 집적회로.
  9. 제1항에 있어서, 상기 비트비교회로(10)는 내용번지부가 메모리의 메모리셀(91)이고, 상기 비교데이터는 어드레스 데이터인 것을 특징으로 하는 반도체 집적회로.
  10. 제9항에 있어서, 상기 내용번지부가 메모리가 캐시 메모리의 태그 메모리부인 것을 특징으로 하는 반도체 직접회로.
  11. 제1항에 있어서, 상기 주감지선(11) 및 각 부감지선(12)이 평행하게 배치되어 있는 것을 특징으로 하는 반도체 집접회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920002842A 1991-02-28 1992-02-25 반도체 집적회로 KR960003370B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-034631 1991-02-28
JP3034631A JPH05127872A (ja) 1991-02-28 1991-02-28 半導体集積回路

Publications (2)

Publication Number Publication Date
KR920017365A true KR920017365A (ko) 1992-09-26
KR960003370B1 KR960003370B1 (ko) 1996-03-09

Family

ID=12419754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920002842A KR960003370B1 (ko) 1991-02-28 1992-02-25 반도체 집적회로

Country Status (3)

Country Link
US (1) US5294911A (ko)
JP (1) JPH05127872A (ko)
KR (1) KR960003370B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471188A (en) * 1994-10-07 1995-11-28 International Business Machines Corporation Fast comparator circuit
US5907842A (en) * 1995-12-20 1999-05-25 Intel Corporation Method of sorting numbers to obtain maxima/minima values with ordering
US6036350A (en) * 1995-12-20 2000-03-14 Intel Corporation Method of sorting signed numbers and solving absolute differences using packed instructions
JP3508849B2 (ja) * 2000-07-12 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置および半導体装置の検査方法
US7616468B2 (en) 2006-08-04 2009-11-10 Qualcomm Incorporated Method and apparatus for reducing power consumption in a content addressable memory
TWI409696B (zh) * 2009-12-23 2013-09-21 Univ Nat Changhua Education 大小比較器以及內含此比較器之內容可定址記憶體與不等寬色譜器
JP2011181147A (ja) 2010-03-02 2011-09-15 Renesas Electronics Corp 連想記憶装置
JP7324579B2 (ja) * 2018-04-23 2023-08-10 シナプティクス インコーポレイテッド 半導体回路、データ伝送システム及び半導体回路の動作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61242396A (ja) * 1985-04-19 1986-10-28 Nec Corp 半導体メモリ
US4857882A (en) * 1985-07-02 1989-08-15 Vlsi Technology, Inc. Comparator array logic
JPH071636B2 (ja) * 1986-03-20 1995-01-11 松下電器産業株式会社 変換バツフア装置
JPH02308499A (ja) * 1989-05-23 1990-12-21 Toshiba Corp 連想メモリ

Also Published As

Publication number Publication date
JPH05127872A (ja) 1993-05-25
KR960003370B1 (ko) 1996-03-09
US5294911A (en) 1994-03-15

Similar Documents

Publication Publication Date Title
KR940018864A (ko) 반도체 장치
KR940012398A (ko) 집적회로 메모리용 감지 증폭기, 집적회로 메모리 및 집적회로 메모리 감지 증폭기 작동 방법
KR920015551A (ko) 기판 전위 검출 회로를 가진 반도체 집적회로 장치
KR890004500A (ko) 출력버퍼
KR930018850A (ko) 출력 버퍼장치
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
KR930020850A (ko) 레벨 변환회로
KR900002457A (ko) 출력버퍼회로
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR880012009A (ko) BiMOS 논리회로
KR920017365A (ko) 반도체 집적회로
KR920003656A (ko) 집적회로
KR950010063A (ko) 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자
KR860003712A (ko) 논리게이트 회로
KR900010776A (ko) 메모리를 내장한 집적 회로
US5359553A (en) Low power ECL/MOS level converting circuit and memory device and method of converting a signal level
KR880011805A (ko) 반도체 집적회로
KR960012462A (ko) 반도체 집적 회로 및 그 제조 방법
KR970016535A (ko) 어드레스 디코더
KR930011433A (ko) 반도체 집적회로장치
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR910010866A (ko) Bi-CMOS회로
KR910010865A (ko) 저전압 동작에 적합한 Bi CMOS 논리회로
KR920001521A (ko) 반도체기억장치
KR910007268A (ko) 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee