KR920001521A - 반도체기억장치 - Google Patents

반도체기억장치 Download PDF

Info

Publication number
KR920001521A
KR920001521A KR1019910010266A KR910010266A KR920001521A KR 920001521 A KR920001521 A KR 920001521A KR 1019910010266 A KR1019910010266 A KR 1019910010266A KR 910010266 A KR910010266 A KR 910010266A KR 920001521 A KR920001521 A KR 920001521A
Authority
KR
South Korea
Prior art keywords
switching means
output
power supply
output terminal
internal circuit
Prior art date
Application number
KR1019910010266A
Other languages
English (en)
Other versions
KR950001128B1 (ko
Inventor
신지 미야모토
시게오 오시마
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR920001521A publication Critical patent/KR920001521A/ko
Application granted granted Critical
Publication of KR950001128B1 publication Critical patent/KR950001128B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E50/00—Technologies for the production of fuel of non-fossil origin
    • Y02E50/30—Fuel from waste, e.g. synthetic alcohol or diesel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

내용없음.

Description

반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 다른 반도체기억장치의 회로도.
제2도는 따른 실시예의 회로도.
제3도는 종래의 반도체기억장치의 회로도.
제4도는 제3도의 일부의 상세회로도.
제5도는 제3도의 등가회로도.
제6도는 제3도 및 제1도의 동작파형도이다.
* 도면의 주요부분에 대한 부호의 설명
3 : 출력제어회로 4 : 메모리셀어레이
5 : 디코더 A1, A2 : 어드레스
P1 : 내부회로전용전원 P2 : 출력전용전원
T4 : N채널 트랜지스터 T3 : P채널 트랜지스터

Claims (3)

  1. 비접지전위(Vcc1)단과 접지전위(Vss1)단을 갖춘 내부회로전용전원(P1)과, 이 내부회로전용전원(P1)으로부터 전력이 공급되는 내부회로(10)에 있어서, 메모리셀 어레이(4)내의 메모리셀을 입력어드레스(A1, A2)에 기초해서 선택하고 선택된 메모리셀내의 데이터에 따라 상기 한쌍의 전위(Vcc1, Vss1)중 한쪽을 출력하는 제1출력단과 다른쪽을 출력하는 제2출력단을 갖춘 내부회로(10), 비접지전위(Vcc2)단과 접지전위(Vcc2)단을 갖춘 출력전용전원(P2), 이 출력전용전원(P2)으로 부터 전력이 공급되는 출력회로(20)에 있어서, 비접지전위(Vcc2)단과 접지전위(Vss2) 단간에 직렬로 접속된 제1스위칭수단(T1, T3) 및 제2스위칭수단(T0, T4)을 갖추고 있고 이들 제1스위칭수단(T1, T3) 및 제2스위칭수단(T0, T4)의 제어단자를 각각 상기 제1 및 제2출력단과 접속하며 더욱이 외부로 데이터를 출력하는 데이터출력단자(Dout)에 접속된 상기 제1스위칭수단(T1, T3) 및 제2스위칭 수단(T0, T4)의 접속점과 상기 제1출력단간에 제3스위칭수단(T2)을 접속하고 이 제3스위칭수단(T2)의 제어단자를 상기 제2출력단에 접속하는 것을 특징으로 하는 반도체기억장치.
  2. 제1항에 있어서, 제1스위칭수단(T1) 및 제2스위칭수단(T0)이 동일 도전형 채널의 스위칭소자이고, 제1(T1)스위칭수단 및 제2스위칭수단의 제어단자와 상기 제1 및 제2출력단을 직접접속한 것을 특징으로 하는 반도체기억장치.
  3. 제1항에 있어서, 제1스위칭수단(T3) 및 제2스위칭수단(T4)이 CMOS(T10)를 구성하고 있고, 제1(T3)스위칭수단 및 제2스위칭수단(T4)의 상기 제어단자와 상기 제1 및 제2출력단을 인버터(IV)를 매개로 및 직접접속한 것을 특징으로 하는 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910010266A 1990-06-22 1991-06-21 반도체기억장치 KR950001128B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-164677 1990-06-22
JP2164677A JPH0834060B2 (ja) 1990-06-22 1990-06-22 半導体記憶装置
JP02-164677 1990-06-22

Publications (2)

Publication Number Publication Date
KR920001521A true KR920001521A (ko) 1992-01-30
KR950001128B1 KR950001128B1 (ko) 1995-02-11

Family

ID=15797747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010266A KR950001128B1 (ko) 1990-06-22 1991-06-21 반도체기억장치

Country Status (5)

Country Link
US (1) US5287306A (ko)
EP (1) EP0464468B1 (ko)
JP (1) JPH0834060B2 (ko)
KR (1) KR950001128B1 (ko)
DE (1) DE69121804T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE168214T1 (de) * 1992-08-27 1998-07-15 Siemens Ag Schaltungsanordnung zum verstärken und halten von daten mit verschiedenen versorgungsspannungen
US5546036A (en) * 1992-08-27 1996-08-13 Siemens Aktiengesellschaft Circuit array for amplifying and holding data with different supply
US5440258A (en) * 1994-02-08 1995-08-08 International Business Machines Corporation Off-chip driver with voltage regulated predrive
KR100211758B1 (ko) * 1995-08-18 1999-08-02 윤종용 멀티 파워를 사용하는 데이터 출력버퍼
US7639540B2 (en) * 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115092A (ja) * 1983-11-28 1985-06-21 Nec Corp 半導体記憶回路
JP2573320B2 (ja) * 1988-07-11 1997-01-22 株式会社東芝 出力バッファ回路
JPH0344890A (ja) * 1989-07-12 1991-02-26 Toshiba Corp 半導体記憶装置のデータ出力制御回路
JPH0646514B2 (ja) * 1989-10-19 1994-06-15 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP0464468A2 (en) 1992-01-08
DE69121804D1 (de) 1996-10-10
EP0464468A3 (en) 1993-03-31
JPH0457288A (ja) 1992-02-25
JPH0834060B2 (ja) 1996-03-29
US5287306A (en) 1994-02-15
KR950001128B1 (ko) 1995-02-11
EP0464468B1 (en) 1996-09-04
DE69121804T2 (de) 1997-02-13

Similar Documents

Publication Publication Date Title
KR100272163B1 (ko) 대기용어레이전압발생기를갖는반도체메모리장치
KR940018864A (ko) 반도체 장치
KR880010576A (ko) 논리회로
KR970023395A (ko) 반도체메모리장치
KR930020850A (ko) 레벨 변환회로
KR970008836A (ko) 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자
KR920003656A (ko) 집적회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR950010063A (ko) 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자
KR900010776A (ko) 메모리를 내장한 집적 회로
KR920001521A (ko) 반도체기억장치
KR920017365A (ko) 반도체 집적회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR930011433A (ko) 반도체 집적회로장치
JP2613579B2 (ja) 集積半導体回路内の発生器回路
KR890004495A (ko) 리셋트신호 발생회로
KR890012445A (ko) 푸시-풀 출력회로
KR940027164A (ko) 3개의 전원 공급선을 갖는 출력 회로
KR910010860A (ko) 출력회로
JPH1056373A (ja) 論理回路
KR910008959A (ko) 출력회로
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR930014768A (ko) 상보형 금속 산화물 반도체 (cmos)-에미터 결합 논리(ecl)레벨 트랜슬레이터

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee