KR920003656A - 집적회로 - Google Patents
집적회로 Download PDFInfo
- Publication number
- KR920003656A KR920003656A KR1019910010856A KR910010856A KR920003656A KR 920003656 A KR920003656 A KR 920003656A KR 1019910010856 A KR1019910010856 A KR 1019910010856A KR 910010856 A KR910010856 A KR 910010856A KR 920003656 A KR920003656 A KR 920003656A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- signal
- gate
- chip select
- select signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 입력 버퍼의 도시도.
제2도는 본 발명에 따른 입력 버퍼 회로를 포함하는 집적회로의 도시도.
Claims (3)
- 제1 및 제2전압사이의 입력 신호스위칭에 의해 반전 및 비반전 로직 출력 신호를 발생하는 입력 버퍼 회로를 구비하며, 제1 및 제2입력 게이트를 가지며, 상기 입력 게이트 각각은 입력 신호를 수신하는 입력과 칩 선택 신호로부터 유도된 신호를 수신하는 입력과, 제1 및 제2중간 신호를 제공하는 출력을 가지며, 또한 중간 신호들을 로직 출력 신호들로 변환하기 위한 제1 및 제2증폭기 회로를 구비하는 집적 회로에 있어서, 상기 제1입력 게이트는 NAND게이트이며 상기 제2입력 게이트는 NOR게이트이고, 상기 입력 버퍼 회로는 또한 NOR 게이트에 대해 칩 선택 신호를 반전된 형태로 공급하는 수단과 NAND 게이트에 대해서는 칩 선택 신호를 비반전된 형태로 공급하는 수단을 구비하는 것을 특지으로 하는 집적회로.
- 제1항에 있어서, 입력 신호는 외부 칩 선택 신호 CSE이고 칩 선택신호는 외부 공급 전압 필드 Vdd인 다른 입력 버퍼 회로를 구비하며, 상기 다른 입력 버퍼 회로의 출력은 칩 선택 신호로서 입력 버퍼 회로에 공급되는 것을 특징으로 하는 집적회로.
- 제1항 또는 제2항에 있어서, 메모리 회로와 다수의 입력 버퍼 회로를 구비하며, 상기 관련 입력 신호들은 어드레스 신호로 되는 것을 특징으로 하는 집적회로.※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL9001500A NL9001500A (nl) | 1990-07-02 | 1990-07-02 | Geintegreerde schakeling voorzien van een invoer buffer schakeling. |
NL9001500 | 1990-07-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920003656A true KR920003656A (ko) | 1992-02-29 |
KR100215165B1 KR100215165B1 (ko) | 1999-08-16 |
Family
ID=19857345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910010856A KR100215165B1 (ko) | 1990-07-02 | 1991-06-28 | 집적회로 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5157284A (ko) |
EP (1) | EP0469653B1 (ko) |
JP (1) | JP3169987B2 (ko) |
KR (1) | KR100215165B1 (ko) |
DE (1) | DE69120160T2 (ko) |
NL (1) | NL9001500A (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930008838A (ko) * | 1991-10-31 | 1993-05-22 | 김광호 | 어드레스 입력 버퍼 |
US6411140B1 (en) | 1995-12-20 | 2002-06-25 | Cypress Semiconductor Corporation | Method and apparatus for reducing skew between input signals and clock signals within an integrated circuit |
US5835970A (en) * | 1995-12-21 | 1998-11-10 | Cypress Semiconductor Corp. | Burst address generator having two modes of operation employing a linear/nonlinear counter using decoded addresses |
US5903174A (en) * | 1995-12-20 | 1999-05-11 | Cypress Semiconductor Corp. | Method and apparatus for reducing skew among input signals within an integrated circuit |
US6043684A (en) * | 1995-12-20 | 2000-03-28 | Cypress Semiconductor Corp. | Method and apparatus for reducing skew between input signals and clock signals within an integrated circuit |
US6097222A (en) * | 1997-10-27 | 2000-08-01 | Cypress Semiconductor Corp. | Symmetrical NOR gates |
US5889416A (en) * | 1997-10-27 | 1999-03-30 | Cypress Semiconductor Corporation | Symmetrical nand gates |
US6278295B1 (en) | 1998-02-10 | 2001-08-21 | Cypress Semiconductor Corp. | Buffer with stable trip point |
US6523614B2 (en) * | 2001-04-19 | 2003-02-25 | Halliburton Energy Services, Inc. | Subsurface safety valve lock out and communication tool and method for use of the same |
JP2006512092A (ja) * | 2002-12-30 | 2006-04-13 | ザ・リージェンツ・オブ・ジ・ユニバーシティ・オブ・カリフォルニア | 病原体の検出および分析のための方法および装置 |
US20050176532A1 (en) * | 2004-02-09 | 2005-08-11 | Thorington Andrew K. | Multiple performance game ball |
US7799553B2 (en) | 2004-06-01 | 2010-09-21 | The Regents Of The University Of California | Microfabricated integrated DNA analysis system |
US7766033B2 (en) * | 2006-03-22 | 2010-08-03 | The Regents Of The University Of California | Multiplexed latching valves for microfluidic devices and processors |
US8841116B2 (en) | 2006-10-25 | 2014-09-23 | The Regents Of The University Of California | Inline-injection microdevice and microfabricated integrated DNA analysis system using same |
US8454906B2 (en) | 2007-07-24 | 2013-06-04 | The Regents Of The University Of California | Microfabricated droplet generator for single molecule/cell genetic analysis in engineered monodispersed emulsions |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4630239A (en) * | 1985-07-01 | 1986-12-16 | Motorola, Inc. | Chip select speed-up circuit for a memory |
JPH0644393B2 (ja) * | 1986-04-08 | 1994-06-08 | 日本電気株式会社 | 半導体メモリ |
DE3714813A1 (de) * | 1987-05-04 | 1988-11-17 | Siemens Ag | Cmos-ram speicher auf einer gate array-anordnung |
JPH0697560B2 (ja) * | 1987-11-19 | 1994-11-30 | 三菱電機株式会社 | 半導体記憶装置 |
JPH01140494A (ja) * | 1987-11-26 | 1989-06-01 | Mitsubishi Electric Corp | 半導体記憶装置の出力バッファ回路 |
US4807198A (en) * | 1987-12-28 | 1989-02-21 | Motorola, Inc. | Memory input buffer with hysteresis and dc margin |
-
1990
- 1990-07-02 NL NL9001500A patent/NL9001500A/nl not_active Application Discontinuation
-
1991
- 1991-06-24 DE DE69120160T patent/DE69120160T2/de not_active Expired - Fee Related
- 1991-06-24 EP EP91201609A patent/EP0469653B1/en not_active Expired - Lifetime
- 1991-06-28 KR KR1019910010856A patent/KR100215165B1/ko not_active IP Right Cessation
- 1991-07-01 JP JP18583691A patent/JP3169987B2/ja not_active Expired - Fee Related
- 1991-07-01 US US07/724,099 patent/US5157284A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3169987B2 (ja) | 2001-05-28 |
US5157284A (en) | 1992-10-20 |
EP0469653A1 (en) | 1992-02-05 |
EP0469653B1 (en) | 1996-06-12 |
JPH04229492A (ja) | 1992-08-18 |
DE69120160D1 (de) | 1996-07-18 |
NL9001500A (nl) | 1992-02-03 |
KR100215165B1 (ko) | 1999-08-16 |
DE69120160T2 (de) | 1996-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920003656A (ko) | 집적회로 | |
US4692638A (en) | CMOS/NMOS decoder and high-level driver circuit | |
KR940012618A (ko) | 반도체 집적회로장치 | |
KR890008837A (ko) | 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치 | |
KR970051131A (ko) | 반도체 메모리의 센스 앰프 출력 제어 회로 | |
KR910002127A (ko) | 전원절환회로 | |
KR950010063A (ko) | 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자 | |
KR900005149B1 (en) | Integrated circuit device | |
KR880002325A (ko) | Cmost 입력 버퍼 | |
KR910006994A (ko) | 센스 앰프회로 | |
KR910014940A (ko) | 반도체 기억장치 | |
EP0087755A2 (en) | Semiconductor circuit provided with static bootstrap circuit | |
KR970016535A (ko) | 어드레스 디코더 | |
KR920017365A (ko) | 반도체 집적회로 | |
KR910010866A (ko) | Bi-CMOS회로 | |
KR950001992A (ko) | 반도체 트랜지스터로 형성된 논리게이트 회로 | |
KR920001844A (ko) | 플립플롭 회로 및 그 로직 상태 제공 방법 | |
KR960012725A (ko) | 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로 | |
KR920001521A (ko) | 반도체기억장치 | |
KR890007286A (ko) | 제어신호 출력회로 | |
KR910007134A (ko) | 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치 | |
US6069491A (en) | Integrated buffer circuit | |
KR890007290A (ko) | 레벨변환기를 구비한 반도체 메모리 장치 | |
JPH07130184A (ja) | 半導体装置 | |
KR940000267B1 (ko) | 직렬 비교기 집적회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030502 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |