KR970002828A - 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로 - Google Patents

인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로 Download PDF

Info

Publication number
KR970002828A
KR970002828A KR1019950018758A KR19950018758A KR970002828A KR 970002828 A KR970002828 A KR 970002828A KR 1019950018758 A KR1019950018758 A KR 1019950018758A KR 19950018758 A KR19950018758 A KR 19950018758A KR 970002828 A KR970002828 A KR 970002828A
Authority
KR
South Korea
Prior art keywords
output
data
drain terminal
pull
gate
Prior art date
Application number
KR1019950018758A
Other languages
English (en)
Other versions
KR0158644B1 (ko
Inventor
박태광
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950018758A priority Critical patent/KR0158644B1/ko
Publication of KR970002828A publication Critical patent/KR970002828A/ko
Application granted granted Critical
Publication of KR0158644B1 publication Critical patent/KR0158644B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

이 발명은 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로에 관한 것으로, 제어기기의 출력 인에이블을 제어신호화 출력레지스터의, 데이타 출력신호를 입력받아 관통전류 없이 데이타를 전달하기 위한 데이타 전달부와, 출력 인에이블 제어신호가 하이일 경우 마이크로 프로세서 유닛으로부터 데이타를 입력받기 위한 데이타 입력부로 구성되어, 관통전류가 생기지 않도록 하여 전류소모를 없애는 것을 동작상의 특징으로 하는 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로에 관한 것이다.

Description

인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 이 발명의 실시예에 따른 인에이블을 가진 풀업 양방향 데이타 입출력단회로의 구성도이다. 제6도는 이 발명의 실시예에 따른 인에이블을 가진 풀다운 양방향 데이타 입출력단회로의 구성도이다.

Claims (6)

  1. 전압보상을 하이전원으로 해주며, 제어기의 출력 인에이블 제어신호와 출력레지스터의 데이타 출력신호를 입력받아 관통전류 없이 데이타를 전달하기 위한 데이터 전달부와; 출력 인에이블 제어신호가 하이일 경우 마이크로 프로세서 유닛으로부터 데이타를 입력받기 위한 데이타 입력부로 구성되어 짐을 특징으로 하는 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로.
  2. 제1항에 있어서, 상기한 데이타 출력부는 제어기(31)의 출력 인에이블 제어신호(OEB)를 입력받아 반전을 위한 인버터(21)와; 상기 인버터(21)의 출력신호와 출력레지스터(20)의 데이타 출력신호(DO)를 입력받아 부정논리곱 연산을 하기 위한 낸드 게이트(22)와; 제어기(31)의 출력 인에이블 제어신호(OEB)와 출력레지스터(20)의 출력신호(DO)를 입력받아 부정논리합 연산을 하기 위한 노아 게이트(25)와; 상기 낸드 게이트(22)의 출력신호를 게이트 단자로 입력받아 스위치 기능을 위한 제1피모스 트랜지스터(23)와; 상기 노아 게이트(25)의 출력신호를 게이트 단자로 입력받고, 상기 제1피모스 트랜지스터(23)의 드레인단자에 드레인 단자가 연결되며, 스위치 기능을 하는 제1엔모스 트랜지스터(26)와; 상기 제1피모스 트랜지스터(23)의 드레인단자와 상기 제1엔모스 트랜지스터(26)의 드레인단자가 연결되는 중간 지점에 드레인단자가 연결되어 있으며, 게이트 단자는 노아 게이트(25)의 출력단에 연결되어 있는 제2피모스 트랜지스터(24)와; 상기 제1피모스 트랜지스터(23)의 드레인단자와 상기 제1엔모스 트랜지스터(26)의 드레인단자가 연결되는 중간 지점에서 외부기기로의 데이타 입출력을 위한 입출력 포드(35)로 이루어지는 것을 특징으로 하는 인에이블을 가진 풀업 양방향 데이타 입출력단회로.
  3. 제1항에 있어서, 상기한 데이타 입력부는, 상기 제1피모스 트랜지스터(23)의 드레인단자와 상기 제1엔모스 트랜지스터(26)의 드레인단자가 연결되는 중간 지점에 연결되어 데이타를 입력받기 위한 입력버퍼(28)로 이루어지는 것을 특징으로 하는 인에이블을 가진 풀다운 양방향 데이타 입출력단회로.
  4. 전압보상을 접지로 해주며, 제어기의 출력 인에이블 제어신호와 출력레지스터의 데이타 출력신호를 입력받아 관통전류 없이 데이타를 전달하기 위한 데이타 전달부와; 출력 인에이블 제어신호가 하이일 경우 마이크로 프로세서 유닛으로부터 데이타를 입력받기 위한 입력부로 구성되어 짐을 특징으로 하는 인에이블을 가진 풀다운 양방향 데이타 입출력단회로.
  5. 제4항에 있어서, 상기한 데이타 출력부는, 제어기(31)의 출력 인에이블 제어신호(OEB)를 입력받아 반전을 하기 위한 인버터(21)와; 상기 인버터(21)의 출력신호와 출력레지스터(20)의 데이타 출력신호(DO)를 입력받아 부정논리곱 연산을 하기 위한 낸드 게이트(22)와; 제어기(31)의 출력 인에이블 제어신호(OEB)와 출력레지스터(20)의 출력신호(DO)를 입력받아 부정논리합 연산을 하기 위한 노아 게이트(25)와; 상기 낸드 게이트(22)의 출력신호를 게이트 단자로 입력받아 스위치 기능을 위한 제1피모스 트랜지스터(23)와; 상기 노아 게이트(25)의 출력신호를 게이트 단자로 입력받고, 상기 제1피모스 트랜지스터(23)의 드레인단자에 드레인 단자가 연결되며, 스위치 기능을 하는 제1엔모스 트랜지스터(26)와; 상기 제1피모스 트랜지스터(23)의 드레인단자와 상기 제1엔모스 트랜지스터(26)의 드레인단자가 연결되는 중간 지점에 드레인단자가 연결되어 있고, 게이트 단자는 상기 낸드 게이트(22)의 출력단에 연결되어 있는 제2엔모스 트랜지터(29)와; 상기 제1피모스 트랜지스터(23)의 드레인단자와 상기 제1엔모스 트랜지스터(26)의 드레인단자가 연결되는 중간 지점에서 외부기기로의 데이타 입출력을 위한 입출력 포트(35)로 이루어지는 것을 특징으로 하는 인에이블을 가진 풀다운 양방향 데이타 입출력단회로.
  6. 제4항에 있어서, 상기한 데이타 입력부는, 상기 제1피모스 트랜지스터(23)의 드레인단자와 상기 제1엔모스 트랜지스터(26)의 드레인단자가 연결되는 중간 지점에 연결되어 데이타를 입력받기 위한 입력버퍼(28)로 이루어지는 것을 특징으로 하는 인에이블을 가진 풀다운 양방향 데이타 입출력단회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018758A 1995-06-30 1995-06-30 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로 KR0158644B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950018758A KR0158644B1 (ko) 1995-06-30 1995-06-30 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018758A KR0158644B1 (ko) 1995-06-30 1995-06-30 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로

Publications (2)

Publication Number Publication Date
KR970002828A true KR970002828A (ko) 1997-01-28
KR0158644B1 KR0158644B1 (ko) 1999-03-20

Family

ID=19419185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018758A KR0158644B1 (ko) 1995-06-30 1995-06-30 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로

Country Status (1)

Country Link
KR (1) KR0158644B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104700801B (zh) * 2015-03-24 2016-11-02 深圳市华星光电技术有限公司 Pmos栅极驱动电路

Also Published As

Publication number Publication date
KR0158644B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR950022130A (ko) 다중 전압시스템용 출력 버퍼회로, 입력 버퍼회로 및 양방향 버퍼회로
KR960016140A (ko) 메모리소자의 출력버퍼회로
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR940010529A (ko) 입력 버퍼
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
KR970031348A (ko) 배타적 오아/노아게이트 회로
US6236234B1 (en) High-speed low-power consumption interface circuit
KR970002828A (ko) 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로
KR880008535A (ko) 3스테이트부 상보형 mos 집적회로
KR0157956B1 (ko) 출력 버퍼회로
KR960043516A (ko) 고속 데이타 출력 버퍼
KR970055149A (ko) 입출력회로
KR930001208A (ko) 저잡음 데이타 출력 버퍼
KR970031318A (ko) 데이타 출력 버퍼
KR100399888B1 (ko) 고속데이터출력버퍼
JPH0537343A (ja) 双方向バツフア
KR970031326A (ko) 입출력 버퍼
KR960043517A (ko) 외부전압에 능동적인 입력버퍼
KR970055507A (ko) 개선된 집적회로용 출력 버퍼
KR970055512A (ko) 데이타 출력 버퍼
KR960011719A (ko) 3v/5v 데이타 입력 가능한 입ㆍ출력 버퍼
KR970019056A (ko) 데이타 출력 버퍼
KR960030548A (ko) 입/출력버퍼회로
KR970072694A (ko) 출력버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee