JPH03123219A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH03123219A
JPH03123219A JP1261519A JP26151989A JPH03123219A JP H03123219 A JPH03123219 A JP H03123219A JP 1261519 A JP1261519 A JP 1261519A JP 26151989 A JP26151989 A JP 26151989A JP H03123219 A JPH03123219 A JP H03123219A
Authority
JP
Japan
Prior art keywords
pull
resistor
type
semiconductor integrated
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1261519A
Other languages
English (en)
Inventor
Koichi Kitamura
公一 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP1261519A priority Critical patent/JPH03123219A/ja
Publication of JPH03123219A publication Critical patent/JPH03123219A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特にプルアップ抵抗又
はプルダウン抵抗付３ステート出力バッファに関する。
〔従来の技術〕
従来、この種の半導体集積回路は、負荷トランジスタの
ゲート信号入力の入力電位を固定し、常に負荷トランジ
スタをオン状態にすることによって、そのオン抵抗を利
用し、プルアップ又はプルダウン機能を実現していた。
第４図は従来の半導体集積回路の一例の回路図である。
第４図に示すようにＰ型負荷トランジスタ１１のゲート
信号入力をＧＮＤレベルに接続し、常にＰ型負荷トラン
ジスタをオン状態にして抵抗を作っている。
〔発明が解決しようとする課題〕
上述した従来の半導体集積回路はＮ型トランジスタ７が
オン状態のとき、ＶＤＤからＰ型負荷トランジスタ１１
及びＮ型トランジスタ７を介しＧＮＤへ常に電流が流れ
てしまい、消費電流が増加してしまうという欠点がある
。
本発明の目的は、負荷トランジスタのオン・オフ状態を
制御し消費電流を抑えた半導体集積回路、特に電池駆動
用の半導体集積回路を提供することにある。
〔課題を解決するための手段〕
本発明の半導体集積回路は、プルアップ抵抗又はプルダ
ウン抵抗付の３ステート出力バッファを備える半導体集
積回路において、前記プルアップ抵抗又はプルダウン抵
抗を構成する負荷トランジスタのゲート信号入力端子を
前記３ステート出力バッファの出力制御信号端子又は他
の制御回路の出力信号端子と接続することを有す゛る。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の回路図である。
第１図に示すように、３ステートバッファを構成するＩ
ＮＶＥＲＴＥＲ素子３．ＮＡＮＤ素子４、ＮＯＲ素子５
．Ｐ型ＭＯ３）ランジスタロ。
Ｎ型ＭＯ３）ランジスタフとプルアップ抵抗を構成する
Ｐ型負荷トランジスタ１１を備える。
第１図においてＰ型負荷トランジスタ１１のゲート信号
入力は出力制御信号１により与えており、Ｐ型ＭＯ３）
ランジスタロとＮ型トランジスタ７がオフ状態のときだ
けＰ型負荷トランジスタ１１がオン状態になり、オン抵
抗でプルアップ機能が働く。
第２図は本発明の第２の実施例の回路図である。
第２図に示すように、３ステートバッファを構成するＩ
ＮＶＥＲＴＥＲ素子３．ＮＡＮＤ素子４、ＮＯＲ素子５
．Ｐ型ＭＯ３）ランジスタロ。
Ｎ型ＭＯ８）ランジスタフとプルダウン抵抗を構成する
Ｎ型負荷トランジスタ１２を備える。
第２図においてＮ型トランジスタ１２のゲート信号入力
はＩＮＶＥＲＴＥＲ素子３より与えており、Ｐ型ＭＯＳ
トランジスタ６とＮ型ＭＯＳトランジスタ７がオフのと
きだけＮ型負荷トランジスタ１２がオン状態になり、オ
ン抵抗でプルダウン機能が働く。
第３図は本発明の第３の実施例の回路図である。
第３図に示すように、３ステートバッファを構成するＩ
ＮＶＥＲＴＥＲ素子３．ＮＡＮＤ素子４、ＮＯＲ素子５
．Ｐ型ＭＯ３）ランジスタロ。
Ｎ型ＭＯＳトランジスタ７とプルアップ抵抗を構成する
Ｐ型負荷トランジスタ１１を備える。
第３図においてＰ型負荷トランジスタ１１のゲート信号
入力は制御回路１３により与えており、任意にＰ型負荷
トランジスタをオンまたはオフ状態にする事ができる。
制御回路１３は、半導体集積回路内の任意の条件又は他
の半導体集積回路の任意の条件、又は両者の論理条件に
よって構成することにより、より適切なプルアップ条件
を設定できる。
〔発明の効果〕
以上説明したように本発明は負荷トランジスタのゲート
信号入力端子を制御することにより、消費電流を抑える
ことができ、特に電池駆動用半導体集積回路に向いてい
るという効果がある。
１・・・・・・出力制御信号入力端子、２・・・・・・
データ信号入力端子、３・・・・・・ＩＮＶＥＲＴＥＲ
素子、４・・・・・・ＮＡＮＤ素子、５・・・・・・Ｎ
ＯＲ素子、６・・・・・・Ｐ型ＭＯ３）ランジスタ、７
・旧・・Ｎ型ＭＯ３）ランジスタ、８・・・・・・ＶＤ
Ｄ端子、９・・・・・・ＧＮＤ端子、１０・・・・・・
出力端子、１１・・・・・・Ｐ型負荷トランジスタ、１
２・・・・・・Ｎ型負荷トランジスタ、１３・・・・・
・制御回路。

Claims (1)

    【特許請求の範囲】
  1. プルアップ抵抗又はプルダウン抵抗付の３ステート出力
    バッファを備える半導体集積回路において、前記プルア
    ップ抵抗又はプルダウン抵抗を構成する負荷トランジス
    タのゲート信号入力端子に前記３ステート出力バッファ
    の出力制御信号端子又は他の制御回路の出力信号端子と
    接続することを特徴とする半導体集積回路。
JP1261519A 1989-10-06 1989-10-06 半導体集積回路 Pending JPH03123219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1261519A JPH03123219A (ja) 1989-10-06 1989-10-06 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1261519A JPH03123219A (ja) 1989-10-06 1989-10-06 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH03123219A true JPH03123219A (ja) 1991-05-27

Family

ID=17363031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1261519A Pending JPH03123219A (ja) 1989-10-06 1989-10-06 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH03123219A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229719A (ja) * 1990-11-06 1992-08-19 Mitsubishi Electric Corp プルアップ抵抗コントロール入力回路及び出力回路
JP2009141396A (ja) * 2007-12-03 2009-06-25 Fujitsu Microelectronics Ltd ハザード対策回路、出力回路および半導体装置
CN113411080A (zh) * 2021-08-19 2021-09-17 深圳市微源半导体股份有限公司 数字控制信号生成电路及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025613A (ja) * 1988-06-23 1990-01-10 Nec Corp スリーステート出力回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025613A (ja) * 1988-06-23 1990-01-10 Nec Corp スリーステート出力回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229719A (ja) * 1990-11-06 1992-08-19 Mitsubishi Electric Corp プルアップ抵抗コントロール入力回路及び出力回路
JP2009141396A (ja) * 2007-12-03 2009-06-25 Fujitsu Microelectronics Ltd ハザード対策回路、出力回路および半導体装置
CN113411080A (zh) * 2021-08-19 2021-09-17 深圳市微源半导体股份有限公司 数字控制信号生成电路及电子设备

Similar Documents

Publication Publication Date Title
JPH041440B2 (ja)
JPH07502135A (ja) 負荷に応じてプログラム可能な出力バッファ構造
JPH0563555A (ja) マルチモード入力回路
US6388488B1 (en) Schmitt trigger with hysteresis and previous-state memory
US4612458A (en) Merged PMOS/bipolar logic circuits
JP2959449B2 (ja) 出力回路
JPH10154924A (ja) Ｃｍｏｓヒステリシス回路
JPH03123219A (ja) 半導体集積回路
EP1454414A1 (en) High-speed output circuit with low voltage capability
JP3831270B2 (ja) 論理回路及び半導体集積回路
JPH05122049A (ja) 出力バツフア回路
JPH10135818A (ja) 入力回路
JP3547852B2 (ja) 半導体装置
JPH09214324A (ja) Ｃｍｏｓ論理回路
JPH02224524A (ja) 半導体集積装置用入力バッファ
JPH05259880A (ja) 入出力バッファ回路
JPH04175010A (ja) 出力バッファ回路
JPH10126244A (ja) 入力抵抗を有する集積回路
JPH0541494A (ja) 半導体集積回路
JP2752778B2 (ja) 半導体集積回路
JPH0537343A (ja) 双方向バツフア
JPH01191517A (ja) Ｃｍｏｓ出力バッファ回路
JPH02254816A (ja) 貫通電流防止型出力回路
JPH07221629A (ja) Ｃｍｏｓ回路、及び半導体集積回路
JPH02195718A (ja) 半導体集積回路装置の入力回路