-
-
In C-MOS-TechniR hergestellte, bistabile Kippschaltung.
-
Die Erfindung stellt eine Fortbildung der speziellen Kippschaltung
dar, welche im Oberbegriff des Patentanspruchs 1 definiert und z.B. durch die Firmendruckschrift
MOTOROLA, McMOS Handbook, erste Auflage (Okt. 1973), Sei+e 4 24, Fig. 4.14 und der
zugehörigen Beschreibung in Verbindung mit den Seiten 7 9 bis 3 11, insbesondere
Fig. 11, vorbekannt ist.
-
Diese vorbekannte Kippschaltung entspricht der Kippschaltung FF gemäß
Figur 1 der vorliegenden Schrift bzw. einer aus zwei solchen Kippschaltungen FF1/FF2
aufgebauten Master-Slave-Kippschaltungseinheit gemäß Figur 2 der vorliegenden Schrift.
Jede dieser vorbekannten, zwei Verstärkerstufen enthaltenden Kippschaltungsvarianten,
vgl. V1/V2, V11/V12, V21/V22, benötigen bereits recht wenig Platz auf der Oberfläche
eines integrierten Halbleiterbausteines. Jede weist dabej bereits einen hier jeweils
taktgesteuerten Speicherschalter S bzw. S1, S2 auf, der jeweils durch ein C-MOS-Transmissionsgate
gebildet wird. Auch am Eingang jedes dieser Kippschaltungen ist jeweils ein solches
Transmissionsgate vorgeschaltet.
-
Alle Speicherschalter, S bzw. S1/S2, aber übrigens hier auch die vorgeschalteten
Transmissionsgates E bzw. E1/E2, werden jeweils sowohl durch nicht-inverw tierte
Taktsignale Cl als auch durch invertierte Taktsignale Cl gesteuert. Die Speicherfähigkeit
wird mittels der Speicherschalter S bzw. S1/S2 hier nur durch die Taktimpulse gesteuert:
Solange die Schaltstrecke des Speicherschalters, vgl. S bzw. S1/S2, jeweils leitend
ist und damit die Signalrükkkopplung und Speicherfähig
keit ermöglicht,
bleibt die Schaltstrecke des dem Kippschaltungseingang vorgeschalteten Transmissionsgate,
vgl. E bzw. E1/E2, jeweils nicht-leitend. Solange aber die Schaltstrecke des Speicherschalters
S bzw. S1/S2 jeweils nicht-leitend und damit die SignalrUckkopo1ung und Speicherf8higReit
beseitigt ist, ist die Schaltstrecke des vorgeschalteten Transmissionsgate E bzw.
21/E2 jeweils leitend, so daß sich die Eingangs- und Ausgangssignale der beiden
Verstärkerstufen jedes dieser Kippschaltungen mit geringem Rnergieaufwand an das
Potential des der Eingangsklemme D zugeführten Eingangssignals anpassen können.
Sobald die Schaltstrecke des vorgeschalteten Transmissionsgate E bzw. E1/E2 wieder
nicht-leitend wird, wird die betreffende Kippschaltung, vgl. FF bzw. FF1/FF2, durch
die dann wieder leitende Schaltstrecke des Speicherschalters S bzw. S1/S2 jeweils
wieder speicherfähig, wobei sie das zuvor über die Eingangsklemme D eingegebene
Eingangssignal weiterhin speichert - trotz des Sperrens der Schaltstrecke des vorgeschalteten
Transmissionsgate E, E1/E2. Der Speicherschalter S bzw. S1/S2 unterbricht also zeitweise,
hier taktphasenabhänig, die Signalrückkopplung. Weil bei diesen vorbekannten Kippschaltungen
FF bzw. FF1/FF2 keine zusätzlichen Maßnahmen vorgesehen sind, wird hier also die
Speicherfähigkeit alleine von den taktgesteuerten Speicherschaltern entsprechend
der jeweiligen Taktphase zeitweise hervorgerufen bzw. bes eitigt.
-
Im Prinzip können aber auch andere oder weitere Maßnahmen vorgesehen
werden, u die zeitweise Änderung der Speicherfähigkeit auch von anderen oder weiteren
Umständen abhängig zu machen, z.B. eine Steuerung des Speicherschalters S bzw. S1/S2
durch andere Signale als Taktimpulse und/oder durch z.B. zusätzliche Schalter.
-
Solche andere oder weitere Maßnahmen sind jedoch noch
nicht
durch die oben genannten Literaturstellen vorbekannt.
-
Die Figur 3 der vorliegenden Schrift zeigt, wie Teile der in den Figuren
1 und 2 gezeigten vorbekannten Kippschaltungen durch gleichwertige andere Teile
ersetzt werden können, indem nämlich das Transmissionsgate zusammen mit einer Serien-Verstärkerstufe
durch eine ebenfalls 2 p- und 2 n-Kanal-FETs enthaltende Kombination herstellbar
ist. Auch die Herstellung als solche Kombination ist noch nicht durch die oben genannten
Literaturstellen vorbekannt.
-
Die vorbekannten Kippschaltungen können z.B. in integrierten Logikbausteinen
als Speicherschaltungen verwendet werden, also z.B. als Daten-Latches, Daten-Flip-Flops
etc.. Sie sind üblicherweise, insbesondere wenn sie aus sogenannten Zellenbibliotheken
von CAD-Systemen entnommen werden,äußerst platzaufwendig auf der Halbleiter oberfläche,
wobei dort alle Transmissionsgates durchwegs aus zwei komplementären Transistoren
(d.h. n- und p-Kanälern) zusammengesetzt sind. Da sie zudem recht häufig vorkommen,
war es wünschenswert, eigentlich sogar notwendig, nach neuen Lösungen mit weniger
Transistor- und Leitungsaufwand zu suchen.
-
Die Erfindung hat die Aufgabe, den Flächenbedarf fir die im Oberbegriff
des Patentanspruches 1 definierte Kippschaltung auf der Oberfläche eines integrierten
Halbleiterbausteins weiter zu verringern, z.B. um 1/4 des vorbekannten Flächenbedarfes.
Durch diese Verringerung wird bei sinnvoller Leitungsführung z.B. ermöglicht, durch
Einsparung von Flachenaufwand für Transistor-und Leitungsaufwand deutlich mehr Kippschaltungen
als bei einer Ausführung gemäß Figur 1 oder 2 auf der Oberfläche des Halbleiterkörpers
anzubringen, ohne die Funktionstüchtigkeit der Kippschaltung wesentlich zu be-
einträchtigen,
- selbst wenn die Kippschaltung mittels einer Zellenbibliothek eines CAD-Systems
entworfen wird.
-
Diese Aufgabe der Erfindung wird durch die im Patentanspruch 1 angegebenen
Maßnahmen gelöst.
-
Die in den Unteransprüchen angegebenen zusatzlichen Maßnahmen gestatten,
zusätzliche Vorteile zu erreichen.
-
Es gestatten nämlich die Maßnahmen gemäß Patentanspruch 2, die Speicherfähigkeit
in an sich bekannter Weise durch das Taktsignal steuern zu können, , einen besonders
rasch schaltenden, wenig Herstellungsaufwand erfordernden Speic?.Ierschalter anbringen
Zll können, 4, eine Master-Slave-Kippschaltungseinheit bilden zu können, 5, eine
zusätzliche ENABtEsteuerung zu ermöglichen, 6, zeitweise, hier nämlich während der
durch die ENABLE-steuerung erreichten Inaktivierung der Kippschaltung trotz ununterbrochener
Taktsteuerung des Speicherschalters, ununterbrochen die Speicherfähigkeit der Kippschaltung
für das zuletzt eingespeicherte Eingangssignal aufrechterhalten zu können, - z.B.
auch dann, wenn es sich bei der Kippschaltung um den Masterteil und/oder Slaveteil
einer Master-Slave-Kippschaltungseinheit handelt, 7, den Aufwand für die Maßnahmen
gemäß Patentanspruch 6 reduzieren zu können, 3, den Aufwand für die Maßnahmen gemäß
Patentanspruch 6 besonders erniedrigen zu können, 9, eine weitere Variante - z.B.
auch für den Masterteil und/oder Slaveteil einer Master-Slave-Kippschaltungseinheit
- zu ermöglichen, die zeitweise, nämlich wieder während der durch die ENABLEsteuerung
erreichten Inaktivierung der Kippschaltung trotz ununterbrochener Taktsteuerung
des Speicherschalter, ununter-
brochen die Speicherfähigkeit für
das zuletzt eingespeicherte Eingangssignal aufrechtzuerhalten gestattet, 10 bis
12, auf eine weitere Weise bei einer Master-Slave-Kippschaltungseinheit zeitweise,
nämlich wieder während der durch die ENABLEsteuerung erreichten Inaktivierung der
Einheit trotz ununterbrochener Taktsteuerung der beiden Speicherschalter, ununterbrochen
die Speicherfähigkeit der Einheit für das zuletzt eingespeicherte Eingangs signal
aufrechterhalten zu können, und zwar 10, dann ununterbwchen,aer stëndi6 abvechselnd
in Masterteil und im Slaveteil, das zuletzt vor der Inaktivierung eingespeicherte
Eingangssignal durch Kreisenlassen speichern zu können, 11, auch hierbei den Flächenbedarf
für den betreffenden Sonderspeicherschalter auf der Oberfläche des integrierten
Halbleiterbausteines verringern zu können, sowie 12, auch hierbei einen besonders
rasch schaltenden, wenig Herstellungsaufwand erfordernden Sonderspeicherschalter
anbringen zu können.
-
Die Erfindung und deren Weiterbildungen werden anhand der in den Figuren
4 bis 9 gezeigten Ausführungsbeispiele der Erfindung weiter erlautert. Dabei zeigt
die Figur 4 eine einzelne Kippschaltung, vgl. auch Fig. 1; 5 eine aus zwei Kippschaltungen
aufgebaute Master-S5ave-Kippschaltungseinheit, vgl. Fig. 2; 6 eine ENABlEsteuerbare
Master-Slave-Kippschaltungseinheit, bei der während der durch die ENA3LEsteuerung
erreichten Inaktivierung trotz ununterbrochener Taktsteuerung ununterbrochen das
zuletzt in diesem Masterteil eingespeicherte Eing.angssignal weiterhin im Masterteil
gespeichert wird;
7 eine ENABKEsteuerbare Master-Slave-Kippschaltungseinheit,
bei der ununterbrochen während der durch die ENABLEsteuerung erreichten Inaktivierung
trotz ununterbrochener Takt steuerung ununterbrochen das zuletzt in der einen der
beiden Kippstufen der Einheit durch Leitend-Steuerung der Schaltstrecke seines Speicherschalters
S1 oder S2 eingespeicherte Eingangssignal zyklisch hintereinander im Masterteil
und im Slaveteil kreisförmig rückgekoppelt über einen Sonderspeicherschalter gespeichert
wird; 3 eine Master-Slave-Kippschaltungseinheit ähnlich wie in Fig. 7, aber mit
einfacher aufgebautem Sonderspeicherschalter; sowie 9 eine Master-Slave-Kippschaltungseinheit
ähnlich wie in Fig. 7, aber entsprechend Fig. 3/rechts mit abweichend aufgebautem,
in einer Kombination enthaltenen C-MOS-Sonderspeicherschalter.
-
Alle in den Figuren 4 bis 9 gezeigten erfindungsgemäßen Beispiele
FF bzw. FF1/FF2 der Kippschaltung enthalten jeweils mindestens zwei in Reihe geschaltete,
noch genauer: Zu einen Ring geschaltete C-MOS-Verstärkerstufen, nämlich jeweils
einen Ring mit mindestens einer ersten V1 bzw. V11/V21 und einer letzten V2 bzw.
-
V12/V22 Verstärkerstufe, wobei der Signaleingang 3 bzw.
-
E1/E2 der Kippschaltung F bzw. FF1/FF2 durch den Signaleingang der
ersten Verstärkerstufe V1 bzw. V11/V21 gebildet wird.
-
Bei allen Beispielen ist jeweils in die Signalfl'ickkopplungsleitung
L bzw. LI/L2,die von dem Signalausgang der letzten Verstärkerstufe V2 bzw. V12/V22
zu dem Signaleingang der ersten Verstärkerstufe V1 bzw. V11/V21 führt, zur zeitweisen
Unterbrechung der Signalrückkopplung ein Speicherschalter S bzw. S1/S2 eingefügt.
-
Dieser Speicherschalter S bzw. S1/S2 steuert die Spei-
cherfähigkeit
der Kippschaltung FF bzw. FF1/FF2. Je nachdem, ob dieser Speicherschalter S bzw.
S1/S2 die Signalrückkopplungsleitung L bzw. L1/L2 wahlweise unterbricht oder durchschaltet,
wird die Speicherfähigkeit beseitigt oder hervorgerufen.
-
Die erfindungsgemäßen Beispiele brauchen in Vergleich zu den vorbekannten,
in den Figuren 1 und 2 gezeigten Kippschaltungen FF bzw. FF1/FF2 weniger Platz auf
der Oberfläche eines integrierten Halbleiterbausteines, indem bei der Erfindung
der Speicherschalter S bzw. S1/S2 aus nur einem einzigen MOS-FET hergestellt ist
- statt aus einem C-MOS-Transmissionsgate, wobei dieser einzige MOS-FET in allen
Beispielen einen Kanal von nur einem einzigen Leitfähigkeitstyp aufweist, also nur
vom pleitfähigkeitstyp oder nur vom n-LeitfahiGkeitstyp. Die erfindungsgemäßen Beispiele
zeigen also als Speicherschalter in Rückkoppelzweig gegenüber den vorbekannten Kippschaltungen
nur einen eunzigen Transistor - statt eines Transmissionsgate -, der jeweils nur
einen einzigen Kanal, entweder einen n- oder einen p-Kanal, aufweist.
-
Wi e intensive Layoutuntersuchungen zeigen, läßt sich -durch die erfindungsgem.3e
Einsparung des zweiten parallelgeschalteten Transis-tors sowie seiner Ansteuerung
durch einen Inverter - der Gesamtplatzaufwand oft um bis zu 30 % reduzieren. Insbesondere
in Schaltungen mit einer großer Zahl von solchen Signalrückkopplungsschleifen bzw.
Kippschaltungen FF bzw. FF1/FF2 schlägt diese Einsparung voll durch.
-
Das erfindungsgemäße Sinsparen des zweiten parallelgeschalteten Transistors
in de Signalrückkoppelzweig ist trotz C-MOS-Technik für die Verstärkerstufen u.a.
deshalb
möglich, weil der Speicherschalter S bzw. S1/S2 in die
Signalrückkopplungsleitung L bzw. L1/L2 eingefügt. ist, statt in die Eingangsleitung
der Signalrückkopplungsschleife zwischen dem Kippschaltungssignaleingang und dem
Eingang der ersten Verstärkerstufe V1 bzw. V11/V21 eingefügt zu sein. Der besagte
parallelgeschaltete Transistor kann nämlich nur deshalb in der Signalrückkopplungsleitung
bei der Erfindung weggelassen werden, weil dort der Speicherschalter nur zum "Halten"
d.h.
-
Speichern eines einmal eingegebenen Signals durch Steuerung der Speicherschalter-Schaltstrecke
in deren dann leitenden Zustand dient. Wäre er jedoch in die Eingangsleitung eingefügt,
müßte er auch noch während des Einschriebens einer neuen Information leitend sein
- er kann dort also völlig weggelassen werden und dort nicht *) Das Speichern des
einmal eingegeben Signals geschieht auch ei der Erfindung trotz der Auswirkungen
der oft vorhandenen Leckströme, die ein positives (logisch "1") Betriebspotential
eines n-Kanal-Speicherschalter-MOS-FET abzusenken und ein Masse-Potential (logisch
"Q") hochzuladen versuchen. Ein leitend gesteuerter n-Kanal in der Signalrückkopplungsleitung
kann bei der Erfindung ein auf Masse-Potential eingestelltes Signal unschwer voll
auf Massepotential halten, ein als "+" eingegebenes Signal jedoch nur auf einem
abgesenkten Potential, das einen Wert unterhalb des positiven Betriebspotentials
+" aufweist. Dieses abgesenkte Potential hat jedoch auf den durchgeschalteten Signalpegel,
1:"egen der nachgeschalteten ersten C-MOS-Verstarkerstufe V1 bzw.
-
V11/V21 , keinen wesentlichen, störenden Einfluß. Um eehrt verhält
sich ein leitend gesteuerter p-Kanal-MOS-FET als erfindungsgemäß angebrachter Speicherschalter
in der Signalrückkopplungsleitung: Er ?ann ein als Masse(logisch "1") eingegebenes
Signal unschwer voll halten, ein auf "O" eingegebenes jedoch nur auf einem ausreichend
stark negativen Potential, das aber nicht *) mehr die Speicherfähigkeit steuern.
-
voll das negative Betriebspotential erreicht.
-
Auch be der Erfindung, vg%. die Figuren 4 bis 9, ist der Speicherschalter
S bzw. S1/S2 z.B. vom nicat-ininvertierten oder invertierten Taktsignal CL oder
Cl steuerbar, wie beim Stand der Technik. Die Speicherfähigkeit ist aber durch im
Prinzip beliebige Signale steuerbar.
-
Besonders wenig Aufwand und trotzdem besonders rasch schaltbar ist
bei der Erfindung ein Speicherschalter S bzw. S1/S2, der einen n-Anreicherungstyp-Kanal
aufweist, vgl. Fig. 4 bis 9.
-
ei allen erfindungsgemäßen Beispielen kann auch ein Eingangs-Transmissionsgate
E bis E1/E2, ähnlich wie beim Stand der Technik, zur Steuerung der Übernahme eines
Eingangssignal 5 von Eingangs anschluß D in die Verstärkerstufen angebracht sein.
-
Ebenso kann die erfindungsgemäße Kippschaltung, ähnlich wie beim Stand
der Technik,*)sein, wobei die erste FF1 einen Halterteil und die zweite FF2 einen
Slaveteil einer Master-Slave-Kippschaltungseinheit bildet, vgl. Figur ren 5 bis
9. *) doppelt angebracht Die Erfindung gestattet auch, weitere Steuerungen, z.B.
-
ENABLEsteuerungen, SETsteuerungen und/oder RESETsteuerungen, z.B.
in für sich bekannten Weisen, anzubringen.
-
So kann ein zusätzlicher Schalter, nämlich ein von einem, nicht-invertierten
oder invertierten, ENABLEsignal EN oder EN gesteuerter ENABLEschalter En dem Signaleingang
der Kippschaltung FF1 zur ENABLEsteuerung vorgeschaltet sein, vg4. Figuren 6 bis
9.
-
Oft ist erwünscht, daß1 trotz Inaktivierung durch ein ENABLEsignal
EN oder EN und trotz ununterbrochenen zugeführten Taktimpulsen Cl oder C1 die Kippschaltung
das zuletzt vor der Inaktivierung eingeschriebene Singangssignal weiterhin speichert.
Dazu kann an die Signalrückkopplungsleitung L1 - und bei Vorhandensein von mehr
als einer Signalrückkopplungsleitung L1/L2, αn midestens einer(L1) der Signalrückkopplungsleitung
-ein Hilfsspeicherschalter S3 angeschlossen sein, welcher mittelbar oder unmittelbar
den Speicherschalter 51 dieser Signalrückkopplungsleitung L1 überbrückt, welcher
vom - invertierten oder nicht-invertierten -ENhBLEsignal, vgl. En, gesteuert ist
und welcher bei Sperren des ENABLEschalters En und des überbrückten Speicherschalters
S1 leitend ist, vgl. Fig. 6 - dort überbrückt der Hilfsspeicherschalter S3 zusätzlich
das (bei nicht-leitendem Speicherschalter leitende Eingangs-Transmissionsgate E
bzw. El (der vom ENABLEsignal EN gesteuerte Hilfsspeicherschalter S3 könnte daher
erfindungsgemäß auch alleine nur den Speicherschalter 5 bzw. S1, statt zusätzlich
noch das Eingangstransmissionsgate E bzw. El überbrücken, ohne die Speicherung des
zuletzt eingeschriebenen Eingangssignals während der Inaktivierung der betreffenden
Kippschaltung zu gefährden). Der dann in dieser Inaktivierungsdauer ähnlich wie
der eigentliche Speicherschalter S bzw. S1 wirkende Hilfsspeicherschalter S3 kann
demnach, wie der Speicherschalter S bzw. 51 selber, bei dieser Weiterbildung ebenfalls
aus nur einem einzigen MOS-FET hergestellt werden, welcher einen Kanal von nur einem
einzigen Leitfähigkeitstyp - also nur vom p-Leitfähigkeitstyp oder nur von n-Leitfähigkeitstyp
- aufweist, vgl. Fig. 6 - statt diesen Hilfsspeicherschalter S3 als C-MOS-Transmissionsgate
herzustellen. Bevorzugt kann der Hilfsspeicherschalter S3 einen n-Anreicherungstyp-Eanal
aufweisen,
vgl. Fig. 6, der besonders einfach herstellbar und besonders
rasch steuerbar ist. Es ist sogar dann möglich, statt getrennt den Speicherschalter
und den Hilfsspeicherschalter nur noch Speicherschalter S1 anzubringen, aber diesen
dann mit einem Ergebnissignal, welches aus der ODERung des - invertierten oder nicht-invertierten
-ENABLEsignals, vgl. EN in Fig. 6, und des - invertierten*) Taktsignals,vgl. C1,
gewonnen wird, zu steuern. Dies ist eirebesonders einfach aufgebaute Weiterbildung.
-
*) oder nicht-invertierten -Bei einer aus erfindungsgemäßen Kippschaltungen
gebildeten Master-Slave-Kippschaltungseinheit mit ENABLEsteugarung ist aber auch
eine weitere Variante zur Speicherung des zuletzt vor der Inaktivierung eingeschriebenen
Eingangssignals möglich, vgl. die Figuren 7 bis 9. Dort ist ein Sonderspeicherschalter
S4 in eine Signalrückführungsleitung L4 zwischen einem Signalausgang Q bzw. Q des
Slaveteils FF2 und einem Signaleingang des Masterteils FF1 eingefügt. In Fig. 7
besteht dieser Sonderspeicherschalter 54 aus einem C-MOS-Transmissionsgate. In Fig.
8 besteht er aber wieder aus nur einem einzigen MOS-FET, welcher einen Kanal von
nur einem einzigen Leitfähigkeitstyp - also nur vom p-Leitfähigkeitstyp oder nur
vom n-Leitfähigkeitstyp - aufweist; dieser MOS-FET S4 wird nämlich sowohl bei Ansteuerung
mit Cl als auch mit C1 nur unter Potentialverhältnissen betrieben, die den Potentialverhältnissen
am Speicherschalter S1/S2 zumindert weitgehend entsprechen, besonders wenn sowohl
die Speicherschalter S1/32 ebenso wie der Sonderspeicherschalter S4 diese Beispiels
einen n-Anreicherungstyp Kanal aufweist, der überdies besonders einfach herstellbar
und platzsparend sowie e besonders rasch schaltend ist.
-
In diesen Beispielen von Fig. 7 und 8 kreist das zuletzt eingespeicherte
Eingangssignal taktgesteuert während der Inaktivierung von der ersten Kippschaltung
FF1 über die zweite Kippschaltung FF2 und den Sonderspeicherschalter 84 zurück in
die erste Kippschaltung FF1. Die Fig. 9 zeigt ein weiteres Beispiel solcher Art.
Hier kreist das zuletzt eingespeicherte Eingangssignal Ter einen in einer Kombination,
vgl. Fig. 3/rechts, enthaltenen Sonderspeicherschalter S4, der entsprechend der
in Fig. 3 gezeigten Analogie von Signalausgang Q der zweiten Kippschaltung FF2 gespeist
wird, statt entsprechend Figuren 7 und 9 vom Signalausgang fl der zweiten Kipnschaltung
FF2.
-
12 Patentansprüche 9 Figuren