KR910019328A - 클록 오우버래핑 방지회로 - Google Patents
클록 오우버래핑 방지회로 Download PDFInfo
- Publication number
- KR910019328A KR910019328A KR1019900005125A KR900005125A KR910019328A KR 910019328 A KR910019328 A KR 910019328A KR 1019900005125 A KR1019900005125 A KR 1019900005125A KR 900005125 A KR900005125 A KR 900005125A KR 910019328 A KR910019328 A KR 910019328A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- nand gate
- output
- prevention circuit
- overwrapping
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 클록 오우버래핑 방지회로 제 4 도는 클록 오우버래핑 방지회로 각부 파형도.
Claims (1)
- 클록이 입력되고 그 출력이 낸드게이트(110)에 입력되는 인버터(100)와, 낸드게이트(111)의 출력이 입력되고 인버터(100)의 출력이 입력되어 낸드게이트(111)와 앤모스트랜지스터(102)의 게이트에 출력하는 낸드게이트(110)와, 클록이 입력되고 낸드게이트(110)의 출력이 입력되고 그 출력이 낸드게이트(110)와 앤모스트랜지스터(101)의 게이트에 출력되는 낸드게이트(111)를 포함하여 구성된 것을 특징으로 하는 클록오우버래핑 방지회로.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900005125A KR930001440B1 (ko) | 1990-04-13 | 1990-04-13 | 클록 오우버래핑 방지회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900005125A KR930001440B1 (ko) | 1990-04-13 | 1990-04-13 | 클록 오우버래핑 방지회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910019328A true KR910019328A (ko) | 1991-11-30 |
| KR930001440B1 KR930001440B1 (ko) | 1993-02-27 |
Family
ID=19297971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900005125A KR930001440B1 (ko) | 1990-04-13 | 1990-04-13 | 클록 오우버래핑 방지회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930001440B1 (ko) |
-
1990
- 1990-04-13 KR KR1019900005125A patent/KR930001440B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930001440B1 (ko) | 1993-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930003556A (ko) | 점진적 턴-온 특성의 cmos 구동기 | |
| KR830009695A (ko) | 중재회로 | |
| KR900013516A (ko) | 선경 회로망을 이용한 Associative Memory | |
| KR900002558A (ko) | 출력회로 | |
| KR890011209A (ko) | 듀일 슬로프 파형 발생회로 | |
| KR910019328A (ko) | 클록 오우버래핑 방지회로 | |
| KR910017424A (ko) | 반도체 집적회로 장치의 메모리셀 회로 | |
| JPS5636220A (en) | Static type d flip-flop circuit | |
| KR890010690A (ko) | 전 가산기를 이용한 승수회로 | |
| KR920005154A (ko) | 램 리드/라이트 회로 | |
| KR930017314A (ko) | 어드레스 디코딩 방법 및 회로 | |
| KR900007187A (ko) | 트랜스미션 게이트를 이용한 시모스 쓰리 스테이트 출력버퍼 | |
| KR930005370A (ko) | 입력 회로 | |
| KR950024063A (ko) | 전 가산기 | |
| KR920011070A (ko) | 저전력 소비 출력 버퍼 회로 | |
| KR920001854A (ko) | 출력회로장치 | |
| KR970031298A (ko) | 딜레이 회로 | |
| KR920015742A (ko) | 디지탈형 위상 비교회로 | |
| KR900001114A (ko) | Cmos 소자의 출력 버퍼회로 | |
| KR900002162A (ko) | 양방향 입출력 버퍼회로 | |
| KR920001841A (ko) | 파워 온 리셋트 회로 | |
| KR950006587A (ko) | 전가산기 회로 | |
| KR910014787A (ko) | 컴퓨터 리셋트 회로 | |
| KR900001101A (ko) | Cmos 인버터 회로 | |
| KR890015514A (ko) | 홀수 분주기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |