KR890015514A - 홀수 분주기 - Google Patents
홀수 분주기 Download PDFInfo
- Publication number
- KR890015514A KR890015514A KR1019880003627A KR880003627A KR890015514A KR 890015514 A KR890015514 A KR 890015514A KR 1019880003627 A KR1019880003627 A KR 1019880003627A KR 880003627 A KR880003627 A KR 880003627A KR 890015514 A KR890015514 A KR 890015514A
- Authority
- KR
- South Korea
- Prior art keywords
- transistors
- odd divider
- divider
- odd
- gates
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 3분주회로와 각 단자점의 타이밍차트. 제 2 도는 본 발명을 설명하기 위한 분주기 회로와 타이밍챠트.
Claims (1)
- 임의 홀수 분주기를 구성한 것에 있어서 ; P채널 FET 트랜지스터(P1-P6)와 N채널 FET 트랜지스터(N1-N6)를 구비하여서 상기 트랜지스터(P2,P4,P|6)와 트랜지스터(N1,N3,N5)의 게이트를 각각 공통으로 하고 출력(Y)을 입력단자(a)에 연결하고, 트랜지스터(P1,P3,P5)(N2,N4,N6)의 게이트에는 클럭신호를 입력시켜서 된 것을 특징으로 하는 홀수 분주기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880003627A KR890015514A (ko) | 1988-03-31 | 1988-03-31 | 홀수 분주기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880003627A KR890015514A (ko) | 1988-03-31 | 1988-03-31 | 홀수 분주기 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR890015514A true KR890015514A (ko) | 1989-10-30 |
Family
ID=68241423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880003627A KR890015514A (ko) | 1988-03-31 | 1988-03-31 | 홀수 분주기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR890015514A (ko) |
-
1988
- 1988-03-31 KR KR1019880003627A patent/KR890015514A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870011616A (ko) | 센스 앰프 | |
KR890004212B1 (en) | Complementary logic circuit | |
KR900002558A (ko) | 출력회로 | |
KR880011794A (ko) | 다이나믹형 디코우더 회로 | |
KR890011209A (ko) | 듀일 슬로프 파형 발생회로 | |
KR880006850A (ko) | 3스테이트 부설 상보형 mos집적회로 | |
KR890005996A (ko) | 동기 플립플롭회로 | |
KR890015514A (ko) | 홀수 분주기 | |
KR870008438A (ko) | 클록신호 발생회로 | |
KR880008535A (ko) | 3스테이트부 상보형 mos 집적회로 | |
KR850004690A (ko) | 펄스 발신 회로 | |
KR880000961A (ko) | 영상 기억장치 | |
JPS5636219A (en) | Dynamic type d flip-flop circuit | |
KR920001841A (ko) | 파워 온 리셋트 회로 | |
KR900003725A (ko) | 테스트 모우드 기능 수행 입력 회로 | |
KR900005703A (ko) | 분주회로 | |
KR910002131A (ko) | 순차처리방식의 다중데이터 처리용 카운터 | |
KR910016143A (ko) | 클럭신호 동기회로 | |
JPS5636220A (en) | Static type d flip-flop circuit | |
KR890010690A (ko) | 전 가산기를 이용한 승수회로 | |
KR930017314A (ko) | 어드레스 디코딩 방법 및 회로 | |
KR920015711A (ko) | 더블 에지 트리거 알 에스 플립플롭 회로 | |
KR910017613A (ko) | 파워 온 리세트 회로 | |
KR920015724A (ko) | 입출력 커플링 감소 풀 업/다운 회로 | |
ATE54233T1 (de) | Integrierbare dekodierschaltung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |