KR910017613A - 파워 온 리세트 회로 - Google Patents

파워 온 리세트 회로 Download PDF

Info

Publication number
KR910017613A
KR910017613A KR1019900004189A KR900004189A KR910017613A KR 910017613 A KR910017613 A KR 910017613A KR 1019900004189 A KR1019900004189 A KR 1019900004189A KR 900004189 A KR900004189 A KR 900004189A KR 910017613 A KR910017613 A KR 910017613A
Authority
KR
South Korea
Prior art keywords
input
inverter
terminal
output
gate
Prior art date
Application number
KR1019900004189A
Other languages
English (en)
Other versions
KR0167228B1 (ko
Inventor
손보익
백우현
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019900004189A priority Critical patent/KR0167228B1/ko
Publication of KR910017613A publication Critical patent/KR910017613A/ko
Application granted granted Critical
Publication of KR0167228B1 publication Critical patent/KR0167228B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Electronic Switches (AREA)

Abstract

내용 없음

Description

파워 온 리세트 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 5도는 본 발명에 따른 파워 온 리세트 회로도, 제 6도는 본 발명에 따른 또 다른 파워 온 리세트 회로도.

Claims (3)

  1. 일측단이 전원(VDD)에 연결된 콘센서⑾의 다른쪽 단자를 피모오스 트랜지스터(16)의 게이트-소오스 접속점과 엔모오스 트랜지스터(12,13)의 드레인과 인버터(19)의 입력에 동시 연결하고, 신호를 래치하는 인버터(21,22)의 입력은 인버터(20)의 출력에 연결하고 그 출력단은 엔모오스 트랜지스터(13)의 게이트에 연결하며, 엔모오스 트랜지스터(12)의 게이트를 인버터(19)의 출력에 연결하고 입력신호(10)는 인버터(24)의 입력과 엔모오스 트랜지스터(14)의 게이트에 연결하고 입력신호(10)가 '로우'일때의 방전을 위한 피모오스 트랜지스터(17)의 게이트와 소오스를 엔모오스 트랜지스터(15)의 드레인과 엔모오스 트랜지스터(14)의 소오스와의 접속점에 연결하여 구성한 것을 특징으로 하는 파워 온 리세트 회로.
  2. 피모오스 트랜지스터(101)의 소오스와 콘덴서(108)의 접속점을 슈미트 트리거(100)를 통하여 일측 입력단자에 클락신호(CK)가 인가되는 RS플립플롭(200)의 타측 입력단에 접속하고, 상기 RS플립플롭(200)의 출력단자를 리세트 단자(RS)에 접속하여 구성한 것을 특징으로 하는 파워 온 리세트 회로.
  3. 전원(VDD)을 트리거 포인트에 의한 딜레이를 갖는 슈미트 트리거(201)의 입력에 연결하고 슈미트 트리거(210)의 출력단과 전원(VDD)단사이에 슈미트 트리거(201)출력의 초기상태를 결정하는 콘덴서(204)를 연결하고, 또 슈미트 트리거(201)의 출력단을 인버터(202)를 통해 리세트 단자(RS)와 연결하는 동시에 인버터(203)의 입력과 연결하며, 인버터(203)의 출력을 슈미트 트리거(210)의 출력과 인버터(202)의 입력과 콘덴서(204)의 접속점(A)에 연결하고 인버터(203)의 입력단과 접지단 사이에 인버터(203)입력의 초기상태를 결정하는 콘덴서(205)를 연결하여 구성한 것을 특징으로 하는 파워 온 리세트 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900004189A 1990-03-28 1990-03-28 파워 온 리셋트 회로 KR0167228B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900004189A KR0167228B1 (ko) 1990-03-28 1990-03-28 파워 온 리셋트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900004189A KR0167228B1 (ko) 1990-03-28 1990-03-28 파워 온 리셋트 회로

Publications (2)

Publication Number Publication Date
KR910017613A true KR910017613A (ko) 1991-11-05
KR0167228B1 KR0167228B1 (ko) 1999-03-20

Family

ID=19297454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004189A KR0167228B1 (ko) 1990-03-28 1990-03-28 파워 온 리셋트 회로

Country Status (1)

Country Link
KR (1) KR0167228B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333666B1 (ko) * 1999-06-30 2002-04-24 박종섭 다양한 파워-온 신호에 대하여 리셋신호를 생성하는 파워-온리셋회로
KR100397340B1 (ko) * 1999-10-15 2003-09-13 엘지전자 주식회사 집적회로의 리셋장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333666B1 (ko) * 1999-06-30 2002-04-24 박종섭 다양한 파워-온 신호에 대하여 리셋신호를 생성하는 파워-온리셋회로
KR100397340B1 (ko) * 1999-10-15 2003-09-13 엘지전자 주식회사 집적회로의 리셋장치

Also Published As

Publication number Publication date
KR0167228B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR900002328A (ko) 감지회로
KR910017773A (ko) 버퍼 회로
KR910003940A (ko) 반도체집적회로
KR950004272A (ko) 반도체 메모리 장치의 칩 초기화 신호 발생장치
KR960036332A (ko) 논리회로
KR900002558A (ko) 출력회로
KR910016077A (ko) 반도체집적회로
KR880009375A (ko) 씨모오스 어드레스 버퍼
KR880006850A (ko) 3스테이트 부설 상보형 mos집적회로
KR920015734A (ko) 입력 버퍼 재생 래치
KR910017613A (ko) 파워 온 리세트 회로
KR920010907A (ko) 자유 전하 회로
KR970019085A (ko) Cmos 인버터(cmos inverter)
KR960019978A (ko) 펄스 발생기
KR890004495A (ko) 리셋트신호 발생회로
KR960036331A (ko) 출력회로
KR910010860A (ko) 출력회로
KR950015377A (ko) 어드레스 천이 검출회로
KR870008438A (ko) 클록신호 발생회로
KR920010616A (ko) 칩 인에이블 검출회로
KR930001172Y1 (ko) Cmos 논리소자 집적회로
KR930014570A (ko) 출력버퍼회로
KR940010511A (ko) 반도체 장치의 출력 포트회로
KR980006900A (ko) 고속 전압 변환 회로
KR0119247Y1 (ko) 디코더 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee