KR100397340B1 - 집적회로의 리셋장치 - Google Patents

집적회로의 리셋장치 Download PDF

Info

Publication number
KR100397340B1
KR100397340B1 KR10-1999-0044838A KR19990044838A KR100397340B1 KR 100397340 B1 KR100397340 B1 KR 100397340B1 KR 19990044838 A KR19990044838 A KR 19990044838A KR 100397340 B1 KR100397340 B1 KR 100397340B1
Authority
KR
South Korea
Prior art keywords
terminal
potential
integrated circuit
applied potential
reset
Prior art date
Application number
KR10-1999-0044838A
Other languages
English (en)
Other versions
KR20010037363A (ko
Inventor
김태훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-1999-0044838A priority Critical patent/KR100397340B1/ko
Publication of KR20010037363A publication Critical patent/KR20010037363A/ko
Application granted granted Critical
Publication of KR100397340B1 publication Critical patent/KR100397340B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K2017/226Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

본 발명은 집적회로의 리셋장치를 구성하기 위한 것으로, 이러한 본 발명은 베이스단자는 인가전위에 연결되고 에미터단자는 기준전위에 연결되며 콜렉터단자는 인가전위에 연결된 NPN 트랜지스터와; NPN 트랜지스터의 콜렉터단자에 베이스단자가 연결되고 에미터단자는 기준전위에 연결되며 콜렉터단자는 인가전위에 연결된 제1 PNP 트랜지스터와; 제1 PNP 트랜지스터의 에미터단자에 R단자가 연결되고 S단자는 기준전위에 연결된 SR래치부와; SR래치부의

Description

집적회로의 리셋장치{Apparatus for resetting in Integrated Circuit}
본 발명은 집적회로(Integrated Circuit, IC)의 리셋장치에 관한 것으로, 특히 집적회로에 전원인가시 인가전위의 가변적인 영역에 걸쳐 리셋신호를 안정하게유지시키기에 적당하도록 한 집적회로의 리셋장치에 관한 것이다.
여기서 종래의 집적회로 리셋장치의 구성과 동작을 살펴보면 다음과 같다.
우선, 도1a는 종래의 집적회로 리셋장치의 구성도이다.
이에 도시된 바와 같이 종래의 집적회로 리셋장치는, 저항(R)의 한쪽은 인가전위(VCC)에 연결하고 다른 한쪽은 콘덴서(C)에 연결하며, 상기 콘덴서(C)의 다른 한쪽은 기준전위(GND)에 연결하여 기준전위(GND)에 대한 콘덴서 양단의 전위차를 집적회로의 리셋신호(RST)로 이용하도록 구성된다.
이와 같이 구성되는 종래의 집적회로 리셋장치의 동작을 살펴보면, 리셋장치에 전위가 인가됨에 따라 콘덴서(C)에 전하가 충전된다. 그러면 집적회로에 입력되는 리셋신호(RST)의 전위는 증가하게 되고 이에 따라 집적회로는 리셋된다. 그래서 집적회로에 계속 동작신호를 보내다가, 다시 인가전위(VCC)가 제거되면 리셋신호(RST)는 집적회로를 리셋시키게 된다.
그리고 도1b는 종래의 집적회로 리셋장치의 리셋신호 파형도이다.
이에 도시된 바와 같이, 리셋신호(RST)의 파형은 저항값(R)과 콘덴서(C)의 축전용량값의 곱(R*C)으로 특정되는 시정수에 따라, 전원인가시 및 전원제거시에 지수함수적인 곡선을 따르게 된다.
그러나 종래의 리셋장치는 수동소자인 저항과 콘덴서로 구성되어 있어 집적회로를 일정시간 동안 리셋하게 되고, 리셋장치에 입력되는 인가전위(VCC)의 변동에 따라 리셋신호(RST)의 전위가 불안정하게 되는 문제점을 가지고 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 인가전압의 변동에도 리셋신호를 안정하게 하는 집적회로의 리셋장치를 제공하는 데 있다.
도1a는 종래 집적회로의 리셋장치의 회로구성도이고;
도1b는 도1a에 의한 집적회로 리셋장치의 리셋신호의 파형도이며;
도2는 본 발명에 의한 집적회로의 리셋장치의 구성도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : NPN 트랜지스터 12 : 제1 PNP 트랜지스터
13 : SR 래치부 14 : 제2 PNP 트랜지스터
VCC : 인가전위 GND : 기준전위
RST : 리셋신호 R1,R2,R3 및 R4 : 저항
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 집적회로의 리셋장치는, 베이스단자는 인가전위에 연결되고 에미터단자는 기준전위에 연결되며 콜렉터단자는 인가전위에 연결된 NPN 트랜지스터와; 상기 NPN 트랜지스터의 콜렉터단자에 베이스단자가 연결되고 에미터단자는 기준전위에 연결되며 콜렉터단자는 인가전위에 연결된 제1 PNP 트랜지스터와; 상기 제1 PNP 트랜지스터의 에미터단자에 R단자가 연결되고 S단자는 기준전위에 연결된 SR 래치부와; 상기 SR 래치부의출력단자에 베이스단자가 연결되고 에미터단자는 기준전위에 연결되며 콜렉터단자는 인가전위에 연결되는 제2 PNP 트랜지스터로 이루어짐을 그 기술적 구성상의 특징으로 한다.
이와 같이 구성된 본 발명에 의한 집적회로의 리셋장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저, 도2는 본 발명에 의한 집적회로의 리셋장치의 블록구성도이다.
이에 도시된 바와 같이, 리셋장치에의 인가전위(VCC)를 기준전위(GND)에서 서서히 증가시킬 경우, NPN 트랜지스터(11)의 베이스단자에의 입력이 2.0 Volt가될 때까지 제1 PNP 트랜지스터(12)의 베이스단자에 입력되는 전위는 기준전위(GND)와 같은 저준위(Low Level) 상태를 유지하게 된다. 이에 따라, SR 래치부(13)의 R단자의 입력이 기준전위와 같은 저준위 상태가 된다.
그러면 SR 래치부(13)의 S단자는 계속 저준위 상태를 유지하고 있으므로 SR 래치부(13)의단자에서의 출력은 고준위(High Level) 상태가 된다. 그래서 제2 PNP 트랜지스터(14)의 콜렉터단자에서 출력되는 리셋신호(RST)는 저준위가 되어 집적회로에 리셋신호를 공급하게 된다.
또한, 계속해서 인가전위(VCC)가 증가하여 NPN 트랜지스터(11)의 베이스단자에의 입력이 고준위가 되면, 제1 PNP 트랜지스터(11)는 ON상태가 된다. 이때, SR 래치부(13)의단자에서의 출력은 저준위로 변하고, 리셋신호(RST)는 고준위가 되어 집적회로는 리셋상태에서 해제되어 정상적인 동작을 하게 된다.
그리고 NPN 트랜지스터(11)의 전위가 고준위가 된 후에는 전위의 변동이 있더라도 리셋신호(RST)에는 직접적인 영향을 미치지 않게 된다. 즉, NPN 트랜지스터(11)가 OFF를 유지하게 되는 인가전위의 범위(2.0 Volt~ VCC)내에서 리셋신호(RST)는 계속 고준위를 유지하는 안정성을 갖게 된다.
다시 인가전위가 낮아져서 2.0 Volt 이하가 되면, NPN 트랜지스터(11)의 베이스단자에의 입력이 저준위가 되어 집적회로에 출력되는 리셋신호는 리셋상태를 유지하게 된다.
이처럼 본 발명은 인가전위의 변동에 대해 리셋신호에 즉시 그 효과가 나타나는 불안정성을 개선하여 리셋신호의 안정성을 향상시킬 수 있게 되는 것이다.
이상에서 살펴본 바와 같이, 본 발명에 의한 집적회로의 리셋장치는 인가전위가 일정한 전위에 도달하기 전에는 리셋신호를 계속 공급하고, 인가전위가 일정한 전위에 도달한 이후에는 인가전위의 변동에도 안정하게 리셋신호가 해제된 상태를 유지하게 하여 집적회로에 공급되는 리셋신호의 안정성을 향상시킬 수 있는 효과가 있게 된다.

Claims (1)

  1. 집적회로의 리셋장치에 있어서,
    베이스단자는 인가전위에 연결되고, 에미터단자는 기준전위에 연결되며, 콜렉터단자는 인가전위에 연결된 NPN 트랜지스터와;
    상기 NPN 트랜지스터의 콜렉터단자에 베이스단자가 연결되고, 에미터단자는 기준전위에 연결되며, 콜렉터단자는 인가전위에 연결된 제1 PNP 트랜지스터와;
    상기 제1 PNP 트랜지스터의 에미터단자에 R단자가 연결되고, S단자는 기준전위에 연결된 SR 래치부와;
    상기 SR 래치부의출력단자에 베이스단자가 연결되고, 에미터단자는 기준전위에 연결되며, 콜렉터단자는 인가전위에 연결되는 제2 PNP 트랜지스터로 구성된 것을 특징으로 하는 집적회로의 리셋장치.
KR10-1999-0044838A 1999-10-15 1999-10-15 집적회로의 리셋장치 KR100397340B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0044838A KR100397340B1 (ko) 1999-10-15 1999-10-15 집적회로의 리셋장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0044838A KR100397340B1 (ko) 1999-10-15 1999-10-15 집적회로의 리셋장치

Publications (2)

Publication Number Publication Date
KR20010037363A KR20010037363A (ko) 2001-05-07
KR100397340B1 true KR100397340B1 (ko) 2003-09-13

Family

ID=19615565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0044838A KR100397340B1 (ko) 1999-10-15 1999-10-15 집적회로의 리셋장치

Country Status (1)

Country Link
KR (1) KR100397340B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910017613A (ko) * 1990-03-28 1991-11-05 문정환 파워 온 리세트 회로
JPH07239348A (ja) * 1994-02-28 1995-09-12 Fujitsu Ltd パワーオンリセット回路及び電源電圧検出回路
JPH1079655A (ja) * 1996-09-03 1998-03-24 Mitsubishi Electric Corp パワーオンリセット回路およびモード切換回路
JPH10332750A (ja) * 1997-06-02 1998-12-18 Nec Corp パワーオンリセット回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910017613A (ko) * 1990-03-28 1991-11-05 문정환 파워 온 리세트 회로
JPH07239348A (ja) * 1994-02-28 1995-09-12 Fujitsu Ltd パワーオンリセット回路及び電源電圧検出回路
JPH1079655A (ja) * 1996-09-03 1998-03-24 Mitsubishi Electric Corp パワーオンリセット回路およびモード切換回路
JPH10332750A (ja) * 1997-06-02 1998-12-18 Nec Corp パワーオンリセット回路

Also Published As

Publication number Publication date
KR20010037363A (ko) 2001-05-07

Similar Documents

Publication Publication Date Title
EP0169583A2 (en) Power-on reset circuit for contactless switch
JP2830847B2 (ja) 半導体集積回路
KR100397340B1 (ko) 집적회로의 리셋장치
KR100273830B1 (ko) 다이오드-바이어스된 차동 증폭기를 갖춘 용량 결합 회로
US3995175A (en) High impedance voltage probe
EP0375998A2 (en) Low power transient suppressor circuit
US6392454B1 (en) Shunt regulated push-pull circuit having wide frequency range
KR20100010497A (ko) 발진 검출 회로
US6590463B2 (en) RC oscillator circuit with stable output frequency
JPS5921549Y2 (ja) 単安定マルチバイブレ−タ
JP2524395B2 (ja) パワ―オンリセット回路
KR100462015B1 (ko) 전원 과도 특성 절감 회로
KR100489587B1 (ko) 시간지연회로
KR100762842B1 (ko) 반도체 메모리 장치의 초기화 시스템
JP3105650B2 (ja) 半導体集積回路装置
JP3440482B2 (ja) 切替回路
KR920003857B1 (ko) 전류원 초기 뮤팅회로
JP2760679B2 (ja) 半導体装置
KR100313509B1 (ko) 고체촬상소자의 리셋 게이트 바이어싱회로
KR0116524Y1 (ko) 센서용 신호 출력회로
KR100333977B1 (ko) 에스엠피에스의 스위치 제어 장치
KR100727436B1 (ko) 반도체메모리 장치의 기준전압 안정화 회로
KR100373100B1 (ko) Cpu의 전원공급시스템 및 그 전원공급방법
JPS5855452Y2 (ja) 負荷接地型定電流装置
JP3597431B2 (ja) 波形整形回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee