JPS5921549Y2 - 単安定マルチバイブレ−タ - Google Patents

Description

【考案の詳細な説明】 本考案は単安定マルチバイブレータ回路に関する。

単安定マルチバイブレータは、人力信号（以下トリガ信
号と称す）に同期し、一定幅のパルスを出力するもので
あり、一般的に積分回路（多くの場合抵抗とコンテ゛ン
サで構成される）と、この積分回路の電圧レベルを比較
検出し、出力する差動比較回路で構成される。

トリガ信号は、この差動比較回路の初期バイアス状態を
強制的に変化させる必要性から一般的に微分用コンデン
サを介して印加される。

しかし、トリガ信号の立上がりあるいは立下がり特性が
悪かったり、その電圧レベルが低い場合等は、トリガ信
号となり得ない。

またトリガ信号のパルス幅は狭い方が好ましいが上記の
条件を満足するために広く設定した場合、誤差成分とな
ってしまう欠点があった。

さらに単安定マルチバイブレータを集積回路（以下ＩＣ
と称す）で構成する場合、微分用コンデンサを内蔵する
ことが難しく、その分外性は部品が増え、回路構成上好
ましくなかった。

本考案の目的は、この微分用コンデンサを使用せずトリ
ガ信号として広い周波数範囲でパルス幅を選ばず、さら
に広い電圧レベルで特性を犠牲にすることなく、確実に
動作する簡安定マルチバイブレータを提供するものであ
る。

本考案によれば定電流駆動された積分用コンデンサを放
電する第１の半導体スイッチング素子の制御端子、Ｒ／
Ｓフリップ・フロップのセット入力および該Ｒ／Ｓフリ
ップ・フロップの出力と接地間に接続された第２の半導
体スイッチング素子の制御端子に、入力信号を前記半導
体スイッチング素子の極性に応じてＮＯＲゲート又は、
ＯＲゲートを介してそれぞれ印加し、前記積分用コンデ
ンサの電圧と基準電圧を比較する差動比較回路の出力で
前記Ｒ／Ｓフリップ・フロップをセットし、出力信号を
ダイオードを介して前記ＮＯＲゲート又はＯＲゲートの
入力に帰還してなることを特徴とする単安定マルチバイ
ブレータが得られる。

以下、本考案を実施例に従い図面を用いて説明する。

第１図は、本考案に係る回路構成より戊る単安定マルチ
バイブレータの一実施例を示す図である。

同図においてトリガ信号は、ＮＯＲゲー）Ａｉに印加さ
れ、その出力は、定電流源■、により駆動される積分用
コンテ゛ンサＣの電荷を放電するために該コンデンサに
コレクタが接続された第１のトランジスタＱ１のベース
、Ｒ／Ｓフリップ・フロップＡ３のセット端子Ｓおよび
該Ｒ／Ｓフリップ・フロップの出力にコレクタが接続さ
れた第２のトランジスタのベースに接続され、前記積分
用コンデンサＣの電圧が非反転入力端子に、基準電圧Ｖ
ｒｅｆが反転入力端子に印加された差動比較回路Ａ２の
出力端子がＲ／Ｓフリップ・フロップＡ３のリセット端
子Ｒに接続され、Ｒ／Ｓフリップ・フロップんの出力が
ダイオードＤを介し、該ＮＯＲゲートＡ□の人力に帰還
されている。

以下第２図を参照して第１図の回路動作を説明する。

この回路動作説明文中Ｉｒｅｆは、定電流源■、の電流
値、Ｃ１は積分用コンテ゛ンサＣの容量値、Ｕｃｃは、
電源Ｖｃｃの電圧、■１は、基準電圧Ｖｒｅｆの電圧イ
直、ＴはＲ／Ｓフリップ・フロップＡ３が出力するパル
スのパルス幅を示す。

トリガ信号が無いとき（イ氏レベル）ＮＯＲゲートＡ１
の出力は、高レベルで゛トランジスタＱ１が導通、Ｒ／
Ｓフリップ・フロップＡ３のリセット端子が低レベル、
セット端子が高レベルとなるため、出力は高レベルだが
、トランジスタＱ２が導通しているため、出力は低レベ
ルとなる。

トリガ信号が印加されると、トランジスタＱ１とＱ２は
、ともに非導通となり、Ｒ／Ｓフリップ・フロップＡ３
の出力は高レベルとなる。

この状態では、ダイオードＤを介し、帰還によってＮＯ
ＲゲートＡ１の入力は高レベルを維持する。

一方積分用コンデンサは、トランジスタＱ１が非導通に
なった瞬間から定電流源ＩＲの電流Ｉｒｅｆにより次式
で表わされる関係で直線的に充電され、積分用コンデン
サＣの端子電圧■。

は、となる。

（１）式で与えられる積分用コンテ゛ンサＣの端子電圧
■。

が基準電圧Ｖｒｅｆの電圧側■１を越えると、差動比較
回路Ａ２の出力は低レベルから高レベルに反転し、Ｒ／
Ｓフリップ・フロップＡ３をリセットし、出力を低レベ
ルに反転させる。

この一連の動作がトリガ信号が印加された後一定のパル
ス幅Ｔを出力する迄の動作である。

この動作からトリガ信号は、広い周波麹範囲でかつ、ど
のようなパルス幅でも確実に動作することがわかる。

そして、ＮＯＲゲートＡ１のスレッショルドレベルに応
じて、広い電圧レベルで動作可能である事は容易に理解
されるところである。

第３図は、本考案に係る他の実施例を示す図で同図にお
いて第１図と同等部分は同一符号を用いている。

トランジスタＱ３がＮＯＲゲートＡ１の代わりに、トラ
ンジスタＱ４．Ｑ５．Ｑ６で構成された回路がＲ／Ｓフ
リップ・フロップＡ３の代わりにトランジスタＱ７がダ
イオードＤの代わりに接続され、積分時定数設定用抵抗
Ｒ１が定電流源■、の代わりに接続され構成されている
。

本実施例の回路動作は、第１図の回路動作説明文中の関
係式（１）式の代わりに（２）式の関係式を用いれば同
じである。

上述したことから明らかなように、本考案の回路構成を
用いて、微分コンデンサを用いず、広い周波数範囲でパ
ルス幅を選ばす、かつ広い電圧レベルのトリガ信号で動
作する単安定マルチバイブレータを実現することができ
る。

本考案に係る実施例において、差動比較回路Ａ２の反転
入力と非反転入力を逆にし、Ｒ／Ｓフリップ・フロップ
Ａ３のセット・リセット入力を逆にした場合及びセット
・リセットのかかる特性を逆にした場合も同等の動作特
性が得られることは勿論である。

また、出力はトリガ信号の立上がりに同期して一定のパ
ルス幅を出力するもののみ記したが、ＮＯＲゲートの回
路構成を変更するだけでトリガ信号の立下がりに同期し
て一定のパルス幅を出力することも可能である。

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路接続図、第２図は
その動作を示すタイムチャート、第３図は本考案に係る
他の実施例を示す回路接続図である。 図において、Ｖｃｃは電源、Ａ１はＮＯＲゲート、Ａ２
は差動比較回路、Ａ３はＲ／Ｓフリップ・フロップ、Ｑ
ｌはＮＰＮ）ランジスタ、Ｑ２はＮＰＮ）ランジスタ、
Ｃは積分用コンデンサ、ＩＲは定電流源、Ｖｒｅｆは基
準電圧、Ｄはダイオード、Ｒ１は積分時定数設定用抵抗
、Ｑ３．Ｑ５．Ｑ６及びＱ７はＮＰＮ）ランジスタ、 Ｑ４はＰＮＰ）ランジスタである。

Claims (1)

【実用新案登録請求の範囲】
1. 入力信号を受ける入力端子と、出力信号を取り出す出力
   端子と、前記入力信号を一方の入力端に受は他方の入力
   端に前記出力信号を受けるＮＯＲゲートもしくはＯＲゲ
   ートと、該ＮＯＲゲートもしくはＯＲゲートの出力をベ
   ースに受ける第１のトランジスタと、該第１のトランジ
   スタのコレクタ・エミッタ間に並列に接続された容量素
   子と、該容量素子に電流を供給する電流源と、前記容量
   素子の電圧と所定の電圧とを比較する比較器と、該比較
   器の出力をリセット端に受け、セット端に前記ＮＯＲゲ
   ートもしくはＯＲゲートの出力を受けるフリップ・フロ
   ップと、該フリップ・フロップの出力端にコレクタが接
   続され、エミッタが基準電位に接続され、ベースに前記
   ＮＯＲゲートもしくはＯＲゲートの出力を受ける第２の
   トランジスタと、前記フリップ・フロップの出力端を前
   記出力端子に接続する手段とを備えたことを特徴とする
   単安定マルチバイブレータ。