KR890006152Y1

KR890006152Y1 - 정전압 회로

Info

Publication number: KR890006152Y1
Application number: KR2019860019826U
Authority: KR
Inventors: 이석우
Original assignee: 주식회사금성사; 구자학
Priority date: 1986-12-11
Filing date: 1986-12-11
Publication date: 1989-09-12
Also published as: KR880013023U

Abstract

내용 없음.

Description

정전압 회로

제1도는 본 고안의 회로도.

제2도는 본 고안의 입력전압 파형도.

* 도면의 주요부분에 대한 부호의 설명

P₁, P₂: 비교기 TR₁-TR₄: 트랜지스터

ZD₁: 제너다이오드 R₁-R₉: 저항

본 고안은 전압변동폭이 심한 DC입력 전압을 일정한 DC전압으로 출력시키면서 트랜지스터의 발열을 극소화시킨 정전압회로에 관한 것이다.

종래의 정전압회로는 입력되는 DC전압폭이 제한된 좁은 영역에서만 안정된 동작을 하게되고, 그 이상의 높은 전압이 인가되면 정전압 트랜지스터가 발열로 인하여 파괴되는 현상이 나타났다.

이러한 현상에 대한 개선책으로써 과전압 특성을 향상시키게되면 저잔압특성이 나빠지게 되고, 또한 그 반대의 경우로 저전압 특성을 개선시키면 과전압 특성이 나빠지게 되는 문제점이 있었다.

따라서, 변동폭이 큰 DC입력전압을 정전압화하여 출력시키기 위해서는 온도특성이 좋은 대용량의 트랜지스터를 사용하게 되는데 이와같은 경우 제품의 원가상승을 초래하게 되는 주요인으로 나타났다.

본 고안은 상기한 문제점을 감안하여 안출한 것으로, 변동폭이 큰 입력전압에서도 트랜지스터의 발열이 극소인 상태에서 일정한 DC전압이 출력되는 것이므로, 정전압회로를 소용량의 트랜지스터로 구성할 수가 있어 원가절감효과를 얻을 수 있도록한 것이다.

이하 첨부도면에 따라 본 고안의 구성을 설명하면 다음과 같다.

트랜지스터(TR₃)의 베이스에는 DC입력단자(IN)에 접속된 저항(R₄)과 각 트랜지스터(TR₂, TR₁)의 콜렉터에 각각 접촉된 저항(R₆, R₅)을 접속하고, 상기 각 트랜지스터(TR₂, TR₁)의 베이스에는 각각 저항(R₈, R₇)을 통하여 각 비교기(P₁, P₂)의 출력력단을 접속하며, 트랜지스터(TR₄)의 베이스에는 트랜지스터(TR₃)의 에미터 및 트랜지스터(TR₄)의 콜렉터에 공접된 저항(R₉)과 각 비교기(P₁, P₂)의 인버팅 단자(-)와 제너다이오드(ZD₁)를 접속하고 비교기(P₁)의 인버팅단자(+)에는 DC입력단(IN)에 접속된 저항(R₁)과 비교기(P₂)의 넌 인버팅단자(+) 및 저항(R₃)에 접속된 저항(R₂)을 접속하여 구성한다.

이와 같이 구성된 본 고안의 작용 및 효과를 설명하면 다음과 같다.

DC입력단(IN)으로 입력되는 전합(V₁)은 저항(R₄)을 통하여 트랜지스터(TR₃)의 베이스에 바이어스를 걸어 주게 되므로, 트랜지스터(TR₃)의 에미터에는 전압(V₄=V₁-TR₃V_BE)이 출력된다.

이 전압(V₄)은 저항(R₉)과 제너다이오드(ZD₁)에 의해 제너전압(V_Z)으로 제한되어 트랜지스터(TR₄)의 베이스에 바이어스를 걸어주게 되므로, 트랜지스터(TR₄)의 에미터 출력전압(V₅=V_Z-TR₄V_BE)이 DC출력단(OUT)으로 출력된다.

또한 제너다이오드(ZD)에 의한 제너전압(V_Z)은 각 저항(R₁-R₃)에 의해 분배되는 전압(V₂, V₃)과 비교기(P₁, P₂)에서 비교되므로, 비교기(P₁)의 넌 인버팅 단자(+)의 전압()이 인버팅 단자(-)의 제너전압(V_Z)보다 낮은 경우에는 DC입력전압(V₁)의 거의 그대로가 DC출력전압(V₅)으로 나타나게 된다.

이때의 출력전압(V₅)은 V₁-(TR₃V_BE-TR₄V_BE)로 출력된다.

한편, DC입력전압(V₁)이 상승되므로써 높아진 트랜지스터(TR₃)의 에미터 출력전압(V₄)이 트랜지스터(TR₄)의 콜렉터로 인가되어 상기 트랜지스터(TR₄)에서는 많은 열이 발생하게 된다.

그러나, 이때에는 비교기(P₁)의 넌 인버팅단자(+)로 입력되는 전압(V₂)이 인버팅 단자(-)로 입력되는 제너전압(V_Z)보다 높아지므로 비교기(P₁)의 출력이 하이레벨로 되는 트랜지스터(TR₂)를 턴온시킨다. 따라서 트랜지스터(TR₃)의 에미터 출력전압(V₄=V₁ TR₃V_BE)을 감소시켜주게 되는데, 이때, 트랜지스터(TR₃)에서는 약간의 발열이 나타나게 되지만, 트랜지스터(TR₄)의콜렉터 전압이 낮아지게 되므로 트랜지스터(TR₄)에서의 발열은 현저히 줄어들게 된다.

계속해서 DC입력전압(V₁)이 상승되면, 비교기(P₂)의 넌 인버팅 단자(+)의 전압(V₃=V₁ )도 인버팅다자(-) 제너전압(V_Z)보다 높아져, 상기 비교기(P₂)에서는 하이레벨을 출력하게 되며, 이에 따라 트랜지스터(TR₁)도 턴온된다. 그러므로, 트랜지스터(TR₃)의 에미터 출력전압(V₄=V₁ TR₃V_BE)은 더욱 낮아져, 트랜지스터(TR₄)의 콜렉터 전압이 다시 낮아지게 된다.

즉, 제2도에 도시한 바와 같이 시각적으로 변화하는 DC전압이 입력되면, 시간(t₀-t₁)동안의 전압변동은 트랜지스터(TR₄)에서 흡수되고, 시간(t₁-t₂)동안의 전압변동은 트랜지스터(TR₁-TR₃) 및 저항(R₄, R₆)에 의해 흡수되며, 시간(t₂-t₃) 동안의 전압변동은 트랜지스터(TR₁-TR₃) 및 저항(R₄-R₆)에 의해 단계적으로 흡수되는 것이므로, 전압변동폭이 큰 DC전압이 입력되더라도 이를 큰 발열없이 정전압화 하여 출력할수 있는 것이다.

이와 같은 본 고안은 트랜지스터의 큰 발열없이 우수한 가감전압특성을 얻을 수 있는 것이므로, 트랜지스터의 용량을 소형화시킬 수 있어 원가 절감 효과를 얻게 되는 특징이 있다.

Claims

바이어스 저항(R₄)이 접속된 트랜지스터(TR₃)의 베이스에는 각 트랜지스터(TR₂, TR₁)의 콜렉터에 각각 접속된 저항(R₆, R₅)을 접속하고, 바이어스 저항(R₉)이 접혹된 트랜지스터(TR₄)의 베이스에는 제너다이오드(ZD₁)와 비교기(P₁, P₂)의 각 인버팅 단자(-)를 접속하며, 출력단이 각 트랜지스터(TR₂, TR₁)의 베이스에 접속된 비교기(P₁, P₂)의 각 넌 인버팅 단자(+)에는 저항(R₁-R₃)으로써 각각 분배된 DC입력전압이 인가되게 접속하여 구성함을 특징으로 하는 정전압회로.