KR890006152Y1 - 정전압 회로 - Google Patents

정전압 회로 Download PDF

Info

Publication number
KR890006152Y1
KR890006152Y1 KR2019860019826U KR860019826U KR890006152Y1 KR 890006152 Y1 KR890006152 Y1 KR 890006152Y1 KR 2019860019826 U KR2019860019826 U KR 2019860019826U KR 860019826 U KR860019826 U KR 860019826U KR 890006152 Y1 KR890006152 Y1 KR 890006152Y1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
input
output
constant voltage
Prior art date
Application number
KR2019860019826U
Other languages
English (en)
Other versions
KR880013023U (ko
Inventor
이석우
Original Assignee
주식회사금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 구자학 filed Critical 주식회사금성사
Priority to KR2019860019826U priority Critical patent/KR890006152Y1/ko
Publication of KR880013023U publication Critical patent/KR880013023U/ko
Application granted granted Critical
Publication of KR890006152Y1 publication Critical patent/KR890006152Y1/ko

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

내용 없음.

Description

정전압 회로
제1도는 본 고안의 회로도.
제2도는 본 고안의 입력전압 파형도.
* 도면의 주요부분에 대한 부호의 설명
P1, P2: 비교기 TR1-TR4: 트랜지스터
ZD1: 제너다이오드 R1-R9: 저항
본 고안은 전압변동폭이 심한 DC입력 전압을 일정한 DC전압으로 출력시키면서 트랜지스터의 발열을 극소화시킨 정전압회로에 관한 것이다.
종래의 정전압회로는 입력되는 DC전압폭이 제한된 좁은 영역에서만 안정된 동작을 하게되고, 그 이상의 높은 전압이 인가되면 정전압 트랜지스터가 발열로 인하여 파괴되는 현상이 나타났다.
이러한 현상에 대한 개선책으로써 과전압 특성을 향상시키게되면 저잔압특성이 나빠지게 되고, 또한 그 반대의 경우로 저전압 특성을 개선시키면 과전압 특성이 나빠지게 되는 문제점이 있었다.
따라서, 변동폭이 큰 DC입력전압을 정전압화하여 출력시키기 위해서는 온도특성이 좋은 대용량의 트랜지스터를 사용하게 되는데 이와같은 경우 제품의 원가상승을 초래하게 되는 주요인으로 나타났다.
본 고안은 상기한 문제점을 감안하여 안출한 것으로, 변동폭이 큰 입력전압에서도 트랜지스터의 발열이 극소인 상태에서 일정한 DC전압이 출력되는 것이므로, 정전압회로를 소용량의 트랜지스터로 구성할 수가 있어 원가절감효과를 얻을 수 있도록한 것이다.
이하 첨부도면에 따라 본 고안의 구성을 설명하면 다음과 같다.
트랜지스터(TR3)의 베이스에는 DC입력단자(IN)에 접속된 저항(R4)과 각 트랜지스터(TR2, TR1)의 콜렉터에 각각 접촉된 저항(R6, R5)을 접속하고, 상기 각 트랜지스터(TR2, TR1)의 베이스에는 각각 저항(R8, R7)을 통하여 각 비교기(P1, P2)의 출력력단을 접속하며, 트랜지스터(TR4)의 베이스에는 트랜지스터(TR3)의 에미터 및 트랜지스터(TR4)의 콜렉터에 공접된 저항(R9)과 각 비교기(P1, P2)의 인버팅 단자(-)와 제너다이오드(ZD1)를 접속하고 비교기(P1)의 인버팅단자(+)에는 DC입력단(IN)에 접속된 저항(R1)과 비교기(P2)의 넌 인버팅단자(+) 및 저항(R3)에 접속된 저항(R2)을 접속하여 구성한다.
이와 같이 구성된 본 고안의 작용 및 효과를 설명하면 다음과 같다.
DC입력단(IN)으로 입력되는 전합(V1)은 저항(R4)을 통하여 트랜지스터(TR3)의 베이스에 바이어스를 걸어 주게 되므로, 트랜지스터(TR3)의 에미터에는 전압(V4=V1-TR3VBE)이 출력된다.
이 전압(V4)은 저항(R9)과 제너다이오드(ZD1)에 의해 제너전압(VZ)으로 제한되어 트랜지스터(TR4)의 베이스에 바이어스를 걸어주게 되므로, 트랜지스터(TR4)의 에미터 출력전압(V5=VZ-TR4VBE)이 DC출력단(OUT)으로 출력된다.
또한 제너다이오드(ZD)에 의한 제너전압(VZ)은 각 저항(R1-R3)에 의해 분배되는 전압(V2, V3)과 비교기(P1, P2)에서 비교되므로, 비교기(P1)의 넌 인버팅 단자(+)의 전압()이 인버팅 단자(-)의 제너전압(VZ)보다 낮은 경우에는 DC입력전압(V1)의 거의 그대로가 DC출력전압(V5)으로 나타나게 된다.
이때의 출력전압(V5)은 V1-(TR3VBE-TR4VBE)로 출력된다.
한편, DC입력전압(V1)이 상승되므로써 높아진 트랜지스터(TR3)의 에미터 출력전압(V4)이 트랜지스터(TR4)의 콜렉터로 인가되어 상기 트랜지스터(TR4)에서는 많은 열이 발생하게 된다.
그러나, 이때에는 비교기(P1)의 넌 인버팅단자(+)로 입력되는 전압(V2)이 인버팅 단자(-)로 입력되는 제너전압(VZ)보다 높아지므로 비교기(P1)의 출력이 하이레벨로 되는 트랜지스터(TR2)를 턴온시킨다. 따라서 트랜지스터(TR3)의 에미터 출력전압(V4=V1 TR3VBE)을 감소시켜주게 되는데, 이때, 트랜지스터(TR3)에서는 약간의 발열이 나타나게 되지만, 트랜지스터(TR4)의콜렉터 전압이 낮아지게 되므로 트랜지스터(TR4)에서의 발열은 현저히 줄어들게 된다.
계속해서 DC입력전압(V1)이 상승되면, 비교기(P2)의 넌 인버팅 단자(+)의 전압(V3=V1 )도 인버팅다자(-) 제너전압(VZ)보다 높아져, 상기 비교기(P2)에서는 하이레벨을 출력하게 되며, 이에 따라 트랜지스터(TR1)도 턴온된다. 그러므로, 트랜지스터(TR3)의 에미터 출력전압(V4=V1 TR3VBE)은 더욱 낮아져, 트랜지스터(TR4)의 콜렉터 전압이 다시 낮아지게 된다.
즉, 제2도에 도시한 바와 같이 시각적으로 변화하는 DC전압이 입력되면, 시간(t0-t1)동안의 전압변동은 트랜지스터(TR4)에서 흡수되고, 시간(t1-t2)동안의 전압변동은 트랜지스터(TR1-TR3) 및 저항(R4, R6)에 의해 흡수되며, 시간(t2-t3) 동안의 전압변동은 트랜지스터(TR1-TR3) 및 저항(R4-R6)에 의해 단계적으로 흡수되는 것이므로, 전압변동폭이 큰 DC전압이 입력되더라도 이를 큰 발열없이 정전압화 하여 출력할수 있는 것이다.
이와 같은 본 고안은 트랜지스터의 큰 발열없이 우수한 가감전압특성을 얻을 수 있는 것이므로, 트랜지스터의 용량을 소형화시킬 수 있어 원가 절감 효과를 얻게 되는 특징이 있다.

Claims (1)

  1. 바이어스 저항(R4)이 접속된 트랜지스터(TR3)의 베이스에는 각 트랜지스터(TR2, TR1)의 콜렉터에 각각 접속된 저항(R6, R5)을 접속하고, 바이어스 저항(R9)이 접혹된 트랜지스터(TR4)의 베이스에는 제너다이오드(ZD1)와 비교기(P1, P2)의 각 인버팅 단자(-)를 접속하며, 출력단이 각 트랜지스터(TR2, TR1)의 베이스에 접속된 비교기(P1, P2)의 각 넌 인버팅 단자(+)에는 저항(R1-R3)으로써 각각 분배된 DC입력전압이 인가되게 접속하여 구성함을 특징으로 하는 정전압회로.
KR2019860019826U 1986-12-11 1986-12-11 정전압 회로 KR890006152Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860019826U KR890006152Y1 (ko) 1986-12-11 1986-12-11 정전압 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860019826U KR890006152Y1 (ko) 1986-12-11 1986-12-11 정전압 회로

Publications (2)

Publication Number Publication Date
KR880013023U KR880013023U (ko) 1988-08-29
KR890006152Y1 true KR890006152Y1 (ko) 1989-09-12

Family

ID=19257852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860019826U KR890006152Y1 (ko) 1986-12-11 1986-12-11 정전압 회로

Country Status (1)

Country Link
KR (1) KR890006152Y1 (ko)

Also Published As

Publication number Publication date
KR880013023U (ko) 1988-08-29

Similar Documents

Publication Publication Date Title
KR940006365B1 (ko) 전류 미러 회로
US4685048A (en) AC-DC transformation circuit
JPH03119812A (ja) 電流検出回路
US4321524A (en) Transistorized voltage limiter
EP0092145B1 (en) Transistor circuit
KR890006152Y1 (ko) 정전압 회로
KR940009398B1 (ko) 액티브 필터회로
EP0379092B1 (en) Voltage generating circuit
KR870004555A (ko) 전압 조절기 회로
JPS5921549Y2 (ja) 単安定マルチバイブレ−タ
SU694853A2 (ru) Стабилизированный источник посто нного тока
JPH0642250Y2 (ja) 負出力電圧安定化電源回路
KR900000376Y1 (ko) 윈도우 컴퍼레이터 회로
JPH0338708Y2 (ko)
SU548852A1 (ru) Опорный источник посто нного напр жени
KR800001233B1 (ko) 베이스 클립회로
RU2003216C1 (ru) Полупроводниковый усилитель
SU650064A1 (ru) Непрерывный стабилизатор напр жени посто нного тока
KR860001362Y1 (ko) 전류원을 이용한 리세트 회로
SU1665352A1 (ru) Стабилизатор посто нного напр жени
KR890005519Y1 (ko) 히스테리시스를 갖는 논리회로
SU1460715A1 (ru) Стабилизатор тока
JPH084748Y2 (ja) 基準電圧回路及び発振回路
SU1146646A1 (ru) Низковольтный опорный элемент
KR910003031Y1 (ko) 리세트회로

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19861211

UA0201 Request for examination

Patent event date: 19861211

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19890817

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19891128

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19900228

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19900228

UR1001 Payment of annual fee

Payment date: 19920701

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 19930329

Year of fee payment: 5

UR1001 Payment of annual fee

Payment date: 19930329

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee

Termination date: 19951120

Termination category: Default of registration fee