KR910003031Y1 - 리세트회로 - Google Patents

Abstract

내용 없음.

Description

리세트회로

제1도는 종래의 리세트회로의 일예도.

제2도는 본 고안의 회로도.

제3도는 본 고안의 작용에 대한 참고도.

* 도면의 주요부분에 대한 부호의 설명

C : 캐패시터 R₂, R₃: 저항

D : 다이오드 Q₁: 트랜지스터

본 고안은 마이크로 프로세서 또는 브라운 아웃(Brown Out)회로등에서 리세크기능을 부여하는 리세트회로에 관련된 것으로서, 이는 특히 그 회로구성이 간단히 주어질수 있도록한 리세트회로에 관한 것이다.

이러한 기술분야에서의 리세트회로는 많은 종류의 것이 제안되 있었으며, 이러한 리세트회로의 대표적인 일예로는 제1도와 같은 예의 것을 들수있다.

여기서는 전원의 일정전류제한용 제너다이오드 및 초기 지연시간을 위한 캐패시터, 저항과 두개의 트랜지스터등의 구성으로 되어있다. 이러한 리세트회로에 있어서는 상기예와 같이 제너다이오드 및 복수의 트랜지스터등의 능동소자를 포함한 구성으로 주어지므로서 이러한 회로를 구성하는데 있어서의 구성이 복잡할 뿐아니라 상대적인 회로의 원가상승의 요인이 되어왔다.

본 고안은 종래의 이러한 회로에 있어서의 불리함을 제거하면서 그 리세트 기능을 양호히 수행할수 있도록한 리세트회로를 제공할 목적이 있다.

본 고안은 특히 간단한 회로조건의 리세트회로가 제공되어 그 가격의 저렴화를 이루려는 목적도 있는 것이다.

이하에서 이를 좀더 상세히 설명하여보면 다음과 같다.

즉 본 고안은 제2도와 같이 전원단(Vcc)과 접지단사이에 트랜지스터(Q₁)의 바이어스 저항(R₁)및 트랜지스터(Q)의 콜렉터가 직결되고, 상기 저항(R₁)및 트랜지스터(Q₁)콜렉터 사이에서 리세트출력단이 연결되어진다.

또, 상기 전원단(Vcc)에의 저항(R₁)과 병렬로는 캐패시터(C)가 연결되고. 이 캐패시터(C)와 접지점사이에 직렬로 저항(R₂, R₃)이 연결 되어지며, 상기 저항(R₂, R₃)사이에서 역방향 접속의 다이오드(D)가 접지점으로 이어지며 또 한편으론 트랜지스터(Q₁)의 베이스측으로 연결된다.

이러한 구성의 본 고안은 최초 전원(Vcc)이 인가되었을때는 캐패시터(C)를 통해 저항(R₂, R₃)측으로 전류가 흐르기 시작하고, 상기 캐패시터(C)가 만충전되기까지는 상기 저항(R₂, R₃)측으로의 전류 흐름이 유지되어진다.

이때, 트랜지스터(0₁)는 어느 짧은 순간내에 베이스전압이 0.6v 이상으로 되고, 트랜지스터(0₁)가 언(ON) 상태를 유지케 되고 그 리세트 출력은 논리 0으로 존재한다.

그리고, 시간이 경과함에 따라 캐패시터(C)의 만충전이 되먼 상기 트랜지스터(Q₁)의 베이스가 0으로 되어 이의 리세트 출력은 논리 1을 출력케 되는 것이다.

한편, 제3도(a)는 일반적회로에서 입력전원을 강제로 일정전압이상 및 이하로 높일경우와 Vcc 파형을 보여주며, (b)에서는 본 고안회로에서의 다이오드(D)가 제거된 상태이고, (c)에서는 다이오드(D)가 존재한 상태에의 그 파형을 나타내고 있다.

여기서는(b)에서와 같이 정전압원의 드레스흘드및 캐패시터(C)에 의하여 날카로운 펄스가 발생되었으나, 상기 다이오드(D)를 사용하므로 순간 적인 역바이어스에 의한 펄스를 제거시켜 원하는 지연시간을 얻게 된다.

그러므로 순간적인 지연시간 동안 리세트단은 초기상태가 논리 0으로 되고 정상적인 논리1의 상태로 변하게 되므로서 그 리세트 기능을 양호히 수행케 되는 것이다.

Claims (1)

1. 마이크로 프로세서등의 리세트용 트랜지스터및 캐패시터와의 관련구성으로 되는 것에 있어서, 콜렉터단이 리세트출력으로 되는 인버터용 NPN 트랜지스터(Q₁)의 입력단에는 전원단(Vcc)과 직결된 캐패시터(C) 및 저항(R₂, R₃)에 의한 시지연회로가 연결되고, 상기 저항(R₂, R₃)사이와 접지단과의 사이에는 역방향의 다이오드(D)가 접속되어진 구성을 특징으로 하는 리세트회로.