KR930006692Y1

KR930006692Y1 - 쇼트키 다이오드를 이용한 스위칭 시간 단축회로

Info

Publication number: KR930006692Y1
Application number: KR2019890015502U
Authority: KR
Inventors: 박상진
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1989-10-25
Filing date: 1989-10-25
Publication date: 1993-10-04

Abstract

내용 없음.

Description

쇼트키 다이오드를 이용한 스위칭 시간 단축회로

제1도는 본 고안의 회로도.

제2도는 종래의 회로도.

* 도면의 주요부분에 대한 부호의 설명

SD₁SD₂: 쇼트키 다이오드 Q₁-Q₉: 트랜지스터

본 고안은 쇼트키(Schottky)다오이드를 이용한 스위칭 시간 단축회로에 관한 것으로 특히 출력 펄스의 찌그러짐과 시간지연 현상을 방지하기에 적당하도록 한 것이다.

종래에는 에미터에 전원 (V_CC)이 접속되어 전류를 공급하기 위한 트랜지스터(Q₁)의 콜렉터중 하나에 차동 증폭기를 이루는 트랜지스터(Q₀)(Q₃)의 에미터를 공통접속하되 이 트랜지스터(Q₀)의 베이스에는 입력단(V_IN)을 통하여 펄스가 입력되게 함과 아울러 트랜지스터(Q₃)하여금 베이스에는 기본 바이어스 전압을 설정하였다.

또한, 상기 트랜지스터(Q₀)(Q₃)의 콜렉터에는 트랜지스터(Q₄)(Q₅)를 접속하여 전류미러(current mirror)를 이루게 하였으며 이 트랜지스터(Q₅)의 콜렉터에는 트랜지스터(Q₆)의 베이스를 접속한후 이 트랜지스터(Q₆)의 콜렉터에 상기 트랜지스터(Q₁)의 콜렉터와 출력단(V_OUT)을 공통 접속하였다.

이와같이 구성되는 종래의 회로로 있어서는 입력단(V_IN)에 펄스가 입력될 때 트랜지스터(Q₃)의 베이스에 설정된 기준 바이어스 전압에 의해 트랜지스터(Q₂)(Q₃)의 차동 증폭기가 동작하게 되는데 먼저 입력되는 펄스가 기준 바이어스보다 클때는 트랜지스터(Q₂)(Q₄)(Q₅)가 오프됨과 동시에 트랜지스터(Q₃)(Q₆)는 온 되므로 출력단(V_out)을 통하여는 로우레벨이 출력되었다.

한편, 입력되는 펄스가 기준 바이어스보다 작을때는 트랜지스터(Q₂)(Q₄)가 온됨과 동시에 트랜지스터(Q₃)(Q₅)(Q₆)는 오프되므로 출력단 (V_out)을 통하여는 하이레벨이 출력되었다.

븍, 출력단 (Vout)으로는 입력 펄스에 따라 기준 바이어스 전압과의 레벨비교에 의해 하이 또는 로우의 출력레벨이 나타났다.

그러나 상기한 바와같은 종래의 회로에 있어서는 출력단(V_out)의 펄스파형을 살펴볼 때 입력단(V_in)의 펄스파형보다 찌그러짐과 시간 지연이 많이 발생되어 정확한 펄스파형을 얻기 어려운 결점이 있었다.

본 고안은 이와 같이 종래의 결점을 펄스의 왜곡현상을 방지하므로 보다 정확한 펄스파를 얻을 수 있도록 한 것이다.

이를 첨부한 도면 제11도에 의하여 더욱 상세히 설명하면 다음과 같다.

전류공급을 위해 접속된 트랜지스터(Q₁)의 콜렉터중 하나를 차동증폭기로 구성된 트랜지스터(Q₂)(Q₃)미터에 접속하되 트랜지스터(Q₂)의 베이스에는 펄스가 입력되는 출력단(V_in)을 접속하고 트랜지스터(Q₃)의 베이스에는 기준 바이어스 전압을 인가한 것에 있어서, 상기 트랜지스터(Q₂)의 2개의 콜렉터에서 하나를 전류미러로 구성된 트랜지스터(Q₅)(Q₆)중 트랜지스터(Q₅)의 콜렉터 및 베이스, 트랜지스터(Q₆)의 베이스 그리고 트랜지스터(Q₄)의 에미터에 공통접속하고, 또 다른 콜렉터를 상기 트랜지스터(Q₄)의 베이스 및 콜렉터, 쇼트키 다이오드(SD₁)의 애노우드에 접속한다.

또한 트랜지스터(Q₃)의 콜렉터를 트랜지스터(Q₆)의 콜렉터와 트랜지스터(Q₇)의 베이스에 접속하고 이 트랜지스터(Q₇)의 콜렉터와 쇼트키 다이오드(SD₁)에 캐소우드 그리고 상기 트랜지스터(Q₁)의 콜렉터를 공통 접속한후 이 접점에 쇼트키 다이오드(SD₂)의 캐소우드와 트랜지스터(Q₈)의 콜렉터, 베이스를 접속한다.

그리고, 상기 쇼트키 다이오드(SD₂)의 애노우드와 트랜지스터(Q₈)의 에미터를 트랜지스터(Q₉)의 베이스에 공통 접속함과 아울러 트랜지스터(Q₉)이 콜렉터를 상기 트랜지스터(Q₁)의 콜렉터와 출력단(V_out)에접속하여서 구성된 것이다.

이와같이 구성된 본 고안은 입력펄스가 입력단(V_in)을 통하여 트랜지스터(Q₂)의 베이스에 입력될 때 먼저 트렌지스터(Q₃)의 기준 바이어스 전압보다 레벨이 작을 경우는 트랜지스터(Q₁)(Q₄)(Q₅)가 온 됨과 동시에 트랜지스터(Q₃)(Q₆)(Q₇)가 오프되고, 트랜지스터(Q₁)의 콜렉터(P)를 통해 흐르는 전류를 트랜지스터(Q₈)(Q₉)를 온시키므로 출력단(V_out)으로는 로우레벨이 나타난다.

이때, 점 (X)전압은 2V_BE이고 점 (Y)전압도 2V_BE이므로 쇼트키 다이오드(SD₁)(SD₂)는 모두 오프되어 동작하지 않는다.

한편, 입력펄스가 트랜지스터(Q₃)의 기준 바이어스 전압보다 레벨이 클 경우는 트랜지스터(Q₂)(Q₄)(Q₅)(Q₆)는 오프되고 트랜지스터(Q₃)(Q₇)는 온 되므로 트랜지스터(Q₁)의 콜렉터(P)의 전류는 거의 전부 트랜지스터(Q₇)의 콜렌터를 흐르고, 이에 따라 트랜지스터(Q₈)(Q₉)는 오프된다.

따라서, 출력단(V_out)출력은 하이레벨로 나타나며 이때 점(X) 전압은 V_CE _Sat÷0.2[V]가 되므로 쇼트키 다이오드 (SD₁)(SD₂)는 온 되어 쇼트키 다이오드(SD₁)는 트랜지스터(Q₄) 베이스의 잔여 전하를, 쇼트키 다이오드(SD₂)는 트랜지스터(Q₉) 베이스의 잔여 전하를 트랜지스터(Q₇)의 콜렉터로 방출한다.

결과적으로 상기에서의 동작을 살펴보면 쇼트키 다이오드의 특성인 빠른 스위칭 시간과 전진 전압 강하÷0.5[V]를 이용하여 트랜지스터(Q₃)가 온시에 소트키 다이오드(SD₁) (SD₂)는 트랜지스터(Q₄)(Q₉)의 베이스 전하를 방출하여 출력단(V_out)의 스위칭 시간을 빨리하게 할 수 있다.

이상과 같은 본 고안은 쇼트키 다이오드(SD₁)(SD₂)를 이용하여 스위칭 시간을 단축시킬 수 있기 때문에 출력 펄스의 찌그러짐과 시간 지연현상을 방지할 수 있어 정확한 펄스파를 얻을 수 있는 효과를 갖는다.

Claims

전류공급용 트랜지스터(Q₁)와 차등 증폭기를 이루는 트랜지스터(Q₂)(Q₃) 및 전류 미러 회로인 트랜지스터(Q₅)(Q₆)로 구성 통상의 회로에 있어서, 상기 트랜지스터(Q₂)의 콜렉터와 트랜지스터(Q₅)의 베이스 사이에 트랜지스터(Q₄)를 접속하여 이들 트랜지스터(Q₂)(Q₄)의 콜렉터 공통 접점에 쇼트키 다이오드(SD₁)의 에노우드를 접속하고 이 쇼트키 다이오드(SD₁)의 캐소우드에는 상기 트랜지스터(Q₁)이 콜렉터와 트랜지스터(Q₇)의 콜렉터를 공통 접속한 후 이 접점과 콜렉터에 출력단과 트랜지스터(Q₁0의 콜렉터가 접속된 트랜지스터(Q₉)의 베이스 사이에는 쇼트키 다이오드(SD₂)와 트랜지스터(Q₄)를 병렬 접속하여서 구성됨을 특징으로 하는 쇼트키 다이오드를 이용한 스위칭 시간 단축회로.