SU790327A1 - Преобразователь логических уровней - Google Patents

Преобразователь логических уровней Download PDF

Info

Publication number
SU790327A1
SU790327A1 SU782671512A SU2671512A SU790327A1 SU 790327 A1 SU790327 A1 SU 790327A1 SU 782671512 A SU782671512 A SU 782671512A SU 2671512 A SU2671512 A SU 2671512A SU 790327 A1 SU790327 A1 SU 790327A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
bus
collector
resistor
input
Prior art date
Application number
SU782671512A
Other languages
English (en)
Inventor
Станислав Алексеевич Еремин
Анатолий Иванович Стоянов
Владимир Алексеевич Сухоруков
Василий Сергеевич Хорошунов
Original Assignee
Предприятие П/Я Р-6644
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6644 filed Critical Предприятие П/Я Р-6644
Priority to SU782671512A priority Critical patent/SU790327A1/ru
Application granted granted Critical
Publication of SU790327A1 publication Critical patent/SU790327A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

1
Изобретение относитс  к импульсной технике и предназначено дл  -согласовани  импульсных устройств, работающих с различными по амплитуде логическими уровн ми, в частное- 5 ти дл  согласовани  по уровню сигналов на входе и выходе ТТЛ и МДП устройств .
Известен преобразователь логических уровней, содержащий входной 10 эмиттерный повторитель, дифференциальный каскад сдвига логических уровней, квазикомплементарный выходной каскад, источник опорного напр ;кени , входную и выходную ши- 5
ну 1 .
Недостатком преобразовател   вл етс  сложность построени  и отсутствие защиты от коротких замыканий .20
Известен также преобразватель логических уровней, содержащий управл ющий транзистор первого типа проводимости и преобразующий транзистор второго типа проводимости, де- 25 литель напр жени  на двух резисторах, входной и нагрузочный резисторы, входную и выходную шину, шину питани  и общую шину, первый и второй защитные диоды, при этом база управч ЗО
л ющего, транзистора подключена к катоду первого защитного диода, анод которого соединен с анодом второго защитного диода и через входной резистор - с входной шиной. Эмиттер управл ющего транзистора подключен к общей линии, а коллектор соединен с первым выводом второго резистора делител , второй вывод которого св зан с-базой преобразующего транзистора и через первый резистор делител  - с шиной питани  и с эмиттером преобразующего транзистора, коллектор преобразующего транзистора подключен к выходной шине,к катоду рторого защитного диода и через нагрузочный резистор - к шине нулевого потенциала 12 .
Недостатками известного устройства  вл етс  низкое быстродействие и больша  потребл ема  мощность.
Цель изобретени  - повышение быстродействи  и снижение потребл емой мощности.
Указанна  цель достигаетс  тем, что в преобразователь логических уровней, содержащий преобразующий транзистор р-п-р типа, эмиттер которого соединен с шиной питани , коллектор - с выходом, устройства.
катодом диода и через резистор - с общей шиной, а база через соответствующие резисторы - с шиной питани  и коллектором управл ющего транзистора п-р-п типа, эмиттер которог подключен к общей шине, введены вхоной , переключающий и разр дный транзисторы п-р-п типа, причем эмитер входного транзистора соединен ч; входом устройства, база - с аНодо диода и через резистор - с шиной питани , а коллектор - с базами управл ющего и переключающего транзисторов , коллектор последнего соединен через резистор с выходом устройства и непосредственно с базой разр дного транзистора, коллектор которого подключен к выходу устройства , а эмиттеры переключающего и разр дного транзистора соединены с общей шиной.
Па чертеже представлена принципиальна  схема преобразовател  логических уровней.
Коллектор управл ющего транзистора 1 п-р-п типа подключен к первому выводу первого резистора 2 делител , второй вывод которого соединён с базой преобразующего транзистора р-п-р типа 3 и через второй резистор делител  4 - с эмиттером преобразукнцего транзистора 3 и с шиной 5 питани . Эмиттер управл ющего транзистора 1 подключен к шине б нулевого потенциала Коллектор преобразующего транзистора 3 св зан с катодом диода 7, с выходной шиной 8, с коллектором разр дного транзистора 9 п-р-п типа, с первым выводом дополнительного резистора 10 и через нагрузочный резистор 11 - с шиной 6 нулевого потенциала .
. База входного транзистора 12 типа подключена к аноду диода 7,и через входной резистор 13 - к шине 5 питани . Коллектор входного транзистора 12 соединен с базой управл ющего транзистора 1 и с- базой переключающего транзистора 14 р-п-р типа. Эмиттер входного транзистора 12 подключен к входной шине 15. Второй вывод дополнительного резистора 10 соединен с коллектором переключающего транзистора Д 4 и с базой разр дного транзистора 9. Эмиттеры переключаквдего 14 и азр дного 9 транзисторов подключе ы .. к шине 6 нулевого потенциала.
Преобразователь логических уров-ней работает следующим образом.
Когда на входную шину 15 подаетс  равный 2,3-ЗВ уровень логической 1, подлежащий преобразованию в высокий уровень напр жени . Ток через входной резистор 13 и цепь база-коллектор входного транзистора 12 (инверсное включение входного транзистора 12 ) втекает в базы управл ющего транзистора 1 и переключающего транзистора 14. Управл ющий 1 и переключающий 14 транзисторы открываютс . Открытый переключак чий транзистор 14 шунтирует цепь базае эмиттер разр дного транзистора 9, и транзистор 9 закрываетс . По коллекторной цепи открытого управл ющего транзистора 1 через первый резистор делител  2 и параллельно
Q .включенные второй резистор делител  Ц и переход эмиттер-база преобразующего транзистора 3 протекает ток. Преобразующий транзистор 3 открываетс , и на входной шине 8 формируетс  высокий уровень напр жени ,
5 .близкий по величине к питающему напр жению, подаваемому на шину 5 питани . Величины нагрузочного резистора 11 и дополнительного резистора 10 выбираютс  такими, чтобы
0 суммарный ток через них не превышал -0,1-0,2 мА. При сформированном высоком выходном уровне напр жени  разр дный транзистор 9 закрыт и не шунтирует выходную шину
5 8.
Если на входную шину 15 поступает уровень логического О, ток через входной резистор 13 протеQ кает по цепи база-эмиттер входного транзистора 12 через открытый входной транзистор 12 проходит рассасывающий ток из базы управл ющего транзистора 1 и переключаю- щего транзистора 14, транзисторы 1 и 14 быстро закрываютс , в результате закрываетс  и преобразующий транзистор 3.
Начинаетс  процесс формировани  низкого выходного уровн  напр же0 НИН. Разр дный транзистор 9 открываетс  и разр жает выходную шину 8. Как только на выходной линии 8 установитс  .низкий уровень напр жени , разр дный транзистор 9 закрываетс , при этом переключаютлй транзистор 14 также закрыт, и потребление мощности преобразовате . лем от источника питани  отсутствует , за исключением цепи: входQ ной резистор 13, база-эмиттер входного транзистора 12.
Преобразователь логических уровней имеет защиту от коротких замыканий выходной шины 8 с обп;ей шиной 6. При коротком замыкании выходной
5 шины 8 с общей шиной 6 включаетс  диод 7. Напр жение на его аноде равно примерно 0,7 В, что недостаточно дл  открывани  управл ющего транзистора, и переключающего транзистора 14. Транзисторы 1 и 14 закрываютс , что приводит к закрыванию преобразующего транзистора 3. После устранени  причины, вызвавшей короткое замыкание, устройство возвращаетс  в прежнее состо ние.
Таким образом, предлагаемый преобразователь логических уровней, облада  малой потребл емой мощностью, обеспечивает быстрое преобразование входных логических уровней и имеет зёцциту от коротких замыканий.

Claims (2)

  1. Формула изобретени 
    Преобразователь логических уровней , содержэлций преобразующий тракзистор , р-п-р типа, эмиттер которог соединен с шиной питани , коллекbfop-- с выходом устройства, катодом диода и через резистор - с общей шиной , а база через соответствукндие .резисторы - с шиной питани  и коллектором управл ющего транзистора п-р-п типа, эмиттер которого подключен к общей шине, отличающийс  тем, что, с целью повышени  быстродействи  и уменьшени  потребл емой мощности, в него введены входной, переключающий и
    разр дный транзисторы п-р-п типа, причем эмиттер входного транзистора соединен с входом устройства, база - с анодом диода и через резистор - с шиной питан . , а коллектор - с базами управл ющего и переключающего транзисторов, коллектор последнего соединен через резистор с выходом устройства и непосредственно с базой разр дного транзистора, коллектор которого
    0 подключен к выходу устройства, а эмиттеры переключающего и разр дного транзисторов соединены с общей шиной,
    Источники информации,
    прин тые во внимание при экспертизе
    . 1, Монолитна  схема преобразовател  логических уровней.- Электроника , 1971, 14, с. 40.
  2. 2. Защита преобразовател  логического уровн  посредством двух иодов. - Электроника, 1975, 9, с. 58, рис. 1б (прототип).
SU782671512A 1978-10-09 1978-10-09 Преобразователь логических уровней SU790327A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782671512A SU790327A1 (ru) 1978-10-09 1978-10-09 Преобразователь логических уровней

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782671512A SU790327A1 (ru) 1978-10-09 1978-10-09 Преобразователь логических уровней

Publications (1)

Publication Number Publication Date
SU790327A1 true SU790327A1 (ru) 1980-12-23

Family

ID=20788278

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782671512A SU790327A1 (ru) 1978-10-09 1978-10-09 Преобразователь логических уровней

Country Status (1)

Country Link
SU (1) SU790327A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4123356A1 (de) * 1991-07-15 1993-01-21 Telefunken Electronic Gmbh Halbleiteranordnung fuer einen pegelschieber in i(pfeil hoch)2(pfeil hoch)l-technologie

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4123356A1 (de) * 1991-07-15 1993-01-21 Telefunken Electronic Gmbh Halbleiteranordnung fuer einen pegelschieber in i(pfeil hoch)2(pfeil hoch)l-technologie

Similar Documents

Publication Publication Date Title
GB1130192A (en) Logic switching circuits
SE7907853L (sv) Omkopplingskrets
US4429270A (en) Switched current source for sourcing current to and sinking current from an output node
KR910010850A (ko) Mos형 파우워 트랜지스터에서의 전류 검출회로
US4369380A (en) Circuit for controlling a transistor static switch for d.c. loads with high turn-on current
SU790327A1 (ru) Преобразователь логических уровней
US4347531A (en) Circuit converting a pair of differential input signals to single-ended output signals
US3609398A (en) High-speed integrated logic circuit
US3153153A (en) Isolated high efficiency interstage coupling circuit
US4409560A (en) Output transient suppression circuit
US4356414A (en) Monolithically integrable logic circuit
US4764688A (en) Output current darlington transistor driver circuit
KR890016771A (ko) 논리 버퍼 회로
KR930006692Y1 (ko) 쇼트키 다이오드를 이용한 스위칭 시간 단축회로
SU1633486A1 (ru) Полевой транзисторный ключ
GB1228491A (ru)
SU1637003A1 (ru) Формирователь импульсов
SU1628183A1 (ru) Усилитель мощности
GB2071446A (en) Push-pull Amplifier Circuit
SU917350A1 (ru) Транзисторный бипол рный ключ
GB900028A (en) Improvements in or relating to signal separator devices
SU1051717A1 (ru) Полупроводниковый ключ
SU466619A1 (ru) Электронный переключатель
JPS5634227A (en) Switching driving circuit of bipolar transistor
US4122362A (en) Stepped pulse generator circuit