KR890016771A - 논리 버퍼 회로 - Google Patents
논리 버퍼 회로 Download PDFInfo
- Publication number
- KR890016771A KR890016771A KR1019890005346A KR890005346A KR890016771A KR 890016771 A KR890016771 A KR 890016771A KR 1019890005346 A KR1019890005346 A KR 1019890005346A KR 890005346 A KR890005346 A KR 890005346A KR 890016771 A KR890016771 A KR 890016771A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- terminal
- bipolar
- transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00353—Modifications for eliminating interference or parasitic voltages or currents in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/088—Transistor-transistor logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 논리 버퍼회로의 개략회로 선도.
Claims (5)
- 입력단자 및 출력단자를 갖는 논리버퍼 회로로서, 상기 입력단자에 접속된 제어회로수단, 동작동안 공급 전압에 결합되며 상기 제어회로수단에 결합된 입력 및 상기 출력 단자에 결합된 출력을 갖는 출력 풀업 구동기수단, 동작동안 기준 전압에 결합되며 상기 제어회로수단에 결합된 입력 및 상기 출력 단자에 결합된 출력을 갖는 출력 풀다운 구동기 수단, 동작동안 하이에서 로우로, 로우에서 하이로의 출력 레벨 천이동안 상기 출력단자에서 램프된 전류출력을 발생하며 상기 제어회로수단과 상기 기준 전압간에 결합된 제 1 전류 증폭기 수단과, 상기 제어 회로 수단과 상기 출력 단자간에 결합된 제 2 전류 증폭기 수단을 구비하는 수단을 구비하는 것을 특징으로 하는 논리 버퍼 회로.
- 제 1 항에 있어서, 상기 제어 회로 수단은 제 1 바이폴라 출력 트랜지스터를 구비하며 상기 출력 풀업 구동기 수단은 바이폴라 입력 트랜지스터 및 제 2 바이폴라 출력 트랜지스터를 갖는 제 1 다링턴 증폭기를 구비하며, 상기 제 1 전류 증폭기 수단은 상기 제 1 바이폴라 출력 트랜지스터의 베이스로부터 제어 신호를 수신하며 상기 제 1 바이폴라 출력 트랜지스터와 상기 기준 전압간에 결합되며, 상기 제 2 전류 증폭기 수단은 상기 제 1 바인폴라 출력 트랜지스터의 콜렉터로부터 제어 신호를 수신하며 상기 다링턴 증폭기와 상기 출력 단자간에 결합되며, 상기 출력 풀다운 구동기 수단은 상기 제 1 바이폴라 출력 트린지스터의 에미터에 접속된 베이스와 상기 출력 단자에 접속된 콜렉터와 상기 기준 전압에 접속된 에미터를 갖는 제 3 바이폴라 출력 트랜지스터를 구비하는 것을 특징으로 하는 논리 버퍼회로.
- 제 1 항에 있어서, 상기 제1 및 제 2 전류 증폭기 수단은 출력 레벨천이 동안만 동작하며 안정 상태하에서는 비활성인 것을 특징으로 하는 논리 버퍼회로.
- 제 2 항에 있인서, 상기 제 1 전류 증폭기 수단은 상기 제 1 바이폴라 출력 트랜지스터의 베이스에 결합된 공통 콜렉터 단자와 상기 기를 전압에 접속된 출력 에미터 단자와 에미터-베이스 중간 단자를 갖는 제 2 다링턴 증폭기와, 상기 제 1 바이폴라 출력 프런지스터의 베이스와 상기 제 2 다링턴 증폭기의 베이스 입력 단자 사이에 접속된 제 1 다이오드를 구비하며, 상기 제 2 전류 증폭기 수단은 상기 제 1 바이폴라 출력 트랜지스터의 베이스에 결합된 제 1 단자 및 제 2 단자를 갖는 제 2 다이오드와, 공통 접합에서 상기 제 2 다오오드의 제 2 단자에 접속된 제 1 단자 및 제 2 단자를 갖는 제 3 다이오드, 제 3 바이폴라 트랜지스터와, 제 4 바이플라 트랜지스터를 구비하며, 상기 제2 및 제 3 다이오드는 동일한 극성으로 직력 접속되며, 상기 제 2 단자는 상기 바이폴라 입력 트랜지스터의 베이스 및 상기 제 1 바이폴라 출력 트랜지스터의 콜렉터에 결합되며, 상기 제 3 바이플라 트랜지스터는 상기 공통 접합에 접속된 베이스 및 상기 바이폴라 입력 트랜지스터의 베이스에 접속된 콜렉터를 가지며, 상기 제 4 바이폴라 트랜지스터는 상기 제 3 바이폴라 트랜지스터의 에미터에 접속된 베이스와 상기 바이폴라 입력 트랜지스터의 에미터에 접속된 콜렉터와 상기 제 2 바이폴라 출력 트랜지스터의 에미터에 접속된 에미터를 갖는 것을 특징으로 하는 논리 버퍼회로.
- 제 4 항에 있어서, 상기 제 1 전류 증폭기는 또한 상기 제 2 다링턴 증폭기의 베이스 입력 단자와 공통 콜렉터 단자 사이에 결합된 제 1 캐패시터와, 상기 제 2 다링턴 증폭기의 에미터 단자와 중간 단자 사이에 접속된 직렬 접속의 제 1 저항 및 제 4 다이오드를 구비하며, 상기 제 4 다이오드는 상기 제 2 다링턴 증폭기의 베이스-에미터 접합과 동일한 극성을 가지며, 상기 제 2 전류 증폭기는 또한 상기 제 3 및 제 4 트랜지스터의 에미터간에 접속된 직렬 접속의 제 2 저항 및 제 5 다이오드와, 제 3 저항을 구비하며, 상기 제 5 다이오드는 상기 제 4 트랜지스터의 베이스-에미터 접합과 동일한 극성을 가지며, 상기 제 3 저항은 상기 제 3 다이오드의 상기 제 2의 단자와 상기 바이폴라 입력 트랜지스터의 베이스간에 접속되는 것을 특징으로 하는 논리 버퍼회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US186502 | 1988-04-26 | ||
| US07/186,502 US4896058A (en) | 1988-04-26 | 1988-04-26 | TTL circuit having ramped current output |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890016771A true KR890016771A (ko) | 1989-11-30 |
| KR970008766B1 KR970008766B1 (en) | 1997-05-28 |
Family
ID=22685209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR89005346A Expired - Lifetime KR970008766B1 (en) | 1988-04-26 | 1989-04-24 | Logic buffer circuit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4896058A (ko) |
| EP (1) | EP0339721B1 (ko) |
| JP (1) | JPH02161818A (ko) |
| KR (1) | KR970008766B1 (ko) |
| DE (1) | DE68919115T2 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4973862A (en) * | 1989-03-07 | 1990-11-27 | National Semiconductor Corporation | High speed sense amplifier |
| JPH088484B2 (ja) * | 1989-07-27 | 1996-01-29 | 日本電気株式会社 | エミッタフォロワ回路 |
| US5159213A (en) * | 1990-06-07 | 1992-10-27 | North American Philips Corporation | Logic gate circuit with limited transient bounce in potential of the internal voltage supply lines |
| JP3822768B2 (ja) * | 1999-12-03 | 2006-09-20 | 株式会社ルネサステクノロジ | Ｉｃカードの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745308A (en) * | 1983-02-18 | 1988-05-17 | Motorola, Inc. | Non-inverting three state TTL logic with improved switching from a high impedance state to an active high state |
| JPH0610133A (ja) * | 1992-06-29 | 1994-01-18 | Nagasaki Pref Gov | 樹脂製球状微粉末の製造方法 |
-
1988
- 1988-04-26 US US07/186,502 patent/US4896058A/en not_active Expired - Fee Related
-
1989
- 1989-04-20 DE DE68919115T patent/DE68919115T2/de not_active Expired - Fee Related
- 1989-04-20 EP EP89201006A patent/EP0339721B1/en not_active Expired - Lifetime
- 1989-04-24 JP JP1104373A patent/JPH02161818A/ja active Pending
- 1989-04-24 KR KR89005346A patent/KR970008766B1/ko not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68919115T2 (de) | 1995-05-24 |
| KR970008766B1 (en) | 1997-05-28 |
| JPH02161818A (ja) | 1990-06-21 |
| EP0339721A3 (en) | 1990-10-17 |
| DE68919115D1 (de) | 1994-12-08 |
| US4896058A (en) | 1990-01-23 |
| EP0339721B1 (en) | 1994-11-02 |
| EP0339721A2 (en) | 1989-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860002904A (ko) | 에미터 결합논리(ecl)회로 | |
| KR920013864A (ko) | 전원 전환 장치 | |
| KR920019085A (ko) | 전력 소모 감소를 위한 에미터 결합 논리 레벨의 바이어스 전압 발생회로 | |
| KR910010877A (ko) | Ecl 회로 | |
| KR890001287A (ko) | 논리 레벨 변환기 회로 | |
| KR890016771A (ko) | 논리 버퍼 회로 | |
| KR950026102A (ko) | 입력 신호에 대한 향상된 응납 속도를 가진 전류 버퍼 회로 | |
| KR870008240A (ko) | 기준 전압 회로 | |
| KR850008253A (ko) | 차동 증폭기 | |
| KR900004107A (ko) | 가속 스위칭 입력회로 | |
| US5120998A (en) | Source terminated transmission line driver | |
| KR940018988A (ko) | 어드레스 변이 검출을 발생시키는 어드레스 버퍼(An address buffer for generating an address transition detection) | |
| KR910010866A (ko) | Bi-CMOS회로 | |
| CA1299240C (en) | Half current switch with feedback | |
| EP0313746A3 (en) | Ecl input circuit for cmos devices | |
| KR910010874A (ko) | 출력회로 | |
| KR860009553A (ko) | 저전압 디지탈투 아날로그 변환기 | |
| US4409560A (en) | Output transient suppression circuit | |
| JPS5636155A (en) | Logical circuit | |
| SU1637003A1 (ru) | Формирователь импульсов | |
| KR830009686A (ko) | 저 오프셑을 갖는 위상 검파기 | |
| KR900017185A (ko) | 반도체 집적회로 | |
| SU1138921A1 (ru) | Усилитель тока | |
| JP2844796B2 (ja) | 増幅回路 | |
| JPH0269015A (ja) | パルス増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19890424 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19940414 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19890424 Comment text: Patent Application |
|
| G160 | Decision to publish patent application | ||
| G160 | Decision to publish patent application | ||
| PG1605 | Publication of application before grant of patent |
Comment text: Decision on Publication of Application Patent event code: PG16051S01I Patent event date: 19970429 Comment text: Decision on Publication of Application Patent event code: PG16051S01I Patent event date: 19970424 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19970823 |
|
| NORF | Unpaid initial registration fee | ||
| PC1904 | Unpaid initial registration fee |