KR950026102A - 입력 신호에 대한 향상된 응납 속도를 가진 전류 버퍼 회로 - Google Patents

Abstract

전류 버퍼 회로는 입력 단자, 출력 단자, 상기 입력 단자와 에미터에 결합된 베이스 및 에미터를 갖는 제1 전도율 형의 제1 트랜지스터, 상기 입력 단자에 결합된 베이스와 에미터를 갖는 제2 전도율 형의 제2 트랜지스터, 상기 제1 트랜지스터의 에미터에 결합된 베이스, 상기 제1 전력 공급 단자에 결합된 컬렉터, 및 상기 출력 단자에 결합된 에미터를 갖는 상기 제2 전도율 형의 제3 트랜지스터, 상기 제2 트랜지스터의 에미터에 결합된 베이스, 제2전력 공급 단자에 결합된 컬렉터, 및 상기 출력 단자에 결합된 에미터를 갖는 상기 제1 전도율 형의 제4 트랜지스터, 및 상기 제4 트랜지스터의 컬렉터에 결합된 베이스, 상기 출력 단자에 결합된 컬렉터, 및 상기 제2 전력 공급 단자에 결합된 에미터를 갖는 상기 제2 전도율 형의 제5 트랜지스터를 포함한다. 상기 제5 트랜지스터는 전류가 상기 제4 트랜지스터를 지나 상기 출력 단자로 부터 상기 제2 전력 공급 단자가지 흐를 때 전도된다.

Description

입력 신호에 대한 향상된 응납 속도를 가진 전류 버퍼 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 한 실시예에 따른 전류 버퍼 회로의 회로도.

제2도는 본 발명의 또 다른 실시예에 따른 전류버퍼 회로의 회로도.

제4도는 본 발명의 또 다른 실시예에 따른 전류 버퍼 회로의 회로도.

Claims (9)

1. 전류 버퍼 회로에 있어서, 입력 단자, 출력 단자, 상기 입력단자에 결합된 베이스와 에미터를 갖는 제1 전도율 형의 제1 트랜지스터, 상기 입력 단자에 결합된 베이스와 에미터를 갖는 제2 전도율 형의 제2 트랜지스터, 상기 제1 트랜지스터의 에미터에 결합된 베이스, 제1 전력 공급 단자에 결합된 컬렉터, 및 상기 출력 단자에 결합된 에미터를 갖는 상기 제2 전도율 형의 제3 트랜지스터, 상기 제2 트랜지스터의 에미터에 결합된 베이스, 제2 전력 공급 단자에 결합된 컬렉터, 및 상기 출력단자에 결합된 에미터를 갖는 상기 제1 전도율 형의 제 4트랜지스터, 상기 제4 트랜지스터의 컬렉터에 결합된 베이스, 상기 출력 단자에 결합된 컬렉터, 및 상기 제2 전력 공급 단자에 결합되어 있으며 상기 제4 트랜지스터와 함께 상기 출력 단자를 구동시키는 에미터를 갖는 상기 제2 전도율 형의 제5 트랜지스터를 포함하는 것을 특징으로 하는 전류 버퍼 회로.
2. 제1항에 있어서, 상기 제4 트랜지스터의 컬렉터와 상기 제5 트랜지스터의 베이스의 노드에 결합된 한 단부를 가지며, 상기 제2 전력 공급 단자에 결합된 또 다른 단부를 갖는 저항을 더 포함하는 것을 특징으로 하는 전류 버퍼 회로.
3. 제2항에 있어서, 상기 제2 전력 공급 단자와 상기 제5트랜지스터의 베이스 사이의 전압이 전류가 상기 제4트랜지스터를 지나 상기 출력 단자로부터 상기 제2 전력 공급 단자까지 흐를 때 상기 제5 트랜지스터의 임계전압을 초과하도록 상기 저항의 저항값이 설정되는 것을 특징으로 하는 전류 버퍼 회로.
4. 제1항에 있어서, 상기 제1 전도율 형은 PNP형이며, 제2 전도율 형은 NPN형임을 특징으로 하는 전류 버퍼 회로.
5. 전류 버퍼 회로에 있어서, 입력 단자, 출력 단자, 상기 입력 단자에 결합된 베이스, 제1 전력 공급 단자에 결합된 컬렉터 및 에미터를 갖는 제1 전도율 형의 제1 트랜지스터, 상기 입력 단자에 결합된 베이스, 제2 전력 공급단자에 결합된 컬렉터 및 에미터를 갖는 제2 전도율 형의 제2 트랜지스터, 제1 기준 전압이 공급되는 베이스, 상기 제1 트랜지스터의 에미터에 결합된 컬렉터 및 에미터를 갖는 상기 제1 전도율 형의 제3 트랜지스터, 제2기준 전압이 공급되는 베이스, 상기 제2 트랜지스터의 에미터에 결합된 컬렉터 및 에미터를 갖는 상기 제2 전도율형의 제4 트랜지스터, 상기 제3 트랜지스터의 에미터에 결합된 한 단부와 상기 제2 전력 공급 단자에 결합된 또 다른 단부를 갖는 제1 저항, 상기 제4 트랜지스터의 에미터에 결합된 한 단부와 상기 제1 전력 공급 단자에 결합된 또 다른 단부를 갖는 제2 저항, 상기 제1 트랜지스터의 에미터에 결합된 베이스, 상기 제2 전력 공급 단자에 결합된 컬렉터, 및 상기 출력 단자에 결합된 에미터를 갖는 상기 제2 전도율 형의 제5트랜지스터, 및 상기 제2 트랜지스터의 에미터에 결합된 베이스, 상기 제1 전력 공급 단자에 결합된 컬렉터 및 상기 출력 단자에 결합된 에미터를 갖는 상기 제1 전도율 형의 제6 트랜지스터를 포함하는 것을 특징으로 하는 전류 버퍼 회로.
6. 제5항에 있어서, 상기 제6 트랜지스터의 컬렉터에 결합되어 있는 베이스, 상기 출력 단자에 결합된 컬렉터 및 상기 제1 전력 공급 단자에 결합되어있는 에미터를 갖는 상기 제2 전도율 형의 제7 트랜지스터를 더 포함하는 것을 특징으로 하는 전류 버퍼 회로.
7. 제6항에 있어서, 상기 제6 트랜지스터의 컬렉터와 상기 제7 트랜지스터의 베이스의 노드에 결합된 한 단부와, 상기 제1 전력 공급 단자에 결합된 또 다른 단부를 갖는 제3 저항을 더 포함하는 것을 특징으로 하는 전류 버퍼 회로.
8. 제7항에 있어서, 상기 제1 저력 공급 단자와 상기 제7 트랜지스터의 베이스 사이의 전압이 전류가 상기 제6 트랜지스터를 통해서 상기 출력 단자에서 상기 제1 전력 공급 단자까지 흐를 때 상기 제7 트랜지스터의 임계 전압을 초과하도록 상기 제3 저항의 저항값이 설정되는 것을 특징으로 하는 전류 버퍼 회로.
9. 제5항에 있어서, 상기 제1 전도율 형은 PNP형이며, 상기 제2 전도율 형은 NPN형임을 특징으로 하는 전류 버퍼 회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.