KR890017884A - 인터페이스회로 - Google Patents

인터페이스회로 Download PDF

Info

Publication number
KR890017884A
KR890017884A KR1019890005908A KR890005908A KR890017884A KR 890017884 A KR890017884 A KR 890017884A KR 1019890005908 A KR1019890005908 A KR 1019890005908A KR 890005908 A KR890005908 A KR 890005908A KR 890017884 A KR890017884 A KR 890017884A
Authority
KR
South Korea
Prior art keywords
resistor
interface circuit
npn transistor
transistor
diode
Prior art date
Application number
KR1019890005908A
Other languages
English (en)
Other versions
KR920004343B1 (ko
Inventor
미치노리 나카무라
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890017884A publication Critical patent/KR890017884A/ko
Application granted granted Critical
Publication of KR920004343B1 publication Critical patent/KR920004343B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음

Description

인터페이스회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 1실시예에 따른 회로도, 제 2 도는 본 발명의 다른 실시예를 나타낸 회로도,

Claims (3)

  1. 입력단자(N1)가 제 1 저항(R11)의 일단에 접속되고, 상기 제 1 저항(R11)의 타단이 NPN트랜지스터(Q11)의 에미터에 접속되며, 상기 NPN트랜지스터(Q11)의 베이스가 소정의 전위로 바이어스되고, 상기 NPN트랜지스터(Q11)의 콜렉터가 제 2 저항 (R14)의 일단 및 다이오드(D1)의 캐소드에 접속되며, 상기 제 2 저항 (R12)의 타단 및 상기 다이오드(D1)의 애노드가 전원 (VDD)에 접속된 구성의 인터페이스회로.
  2. 제 1 항에 있어서, 상기 NPN트랜지스터(Q11)의 에미터단이 저항 (R21)을 통해 접지단에 접속된 것을 특징으로 하는 인터 페이스회로.
  3. 제 1 항에 있어서, 상기 입력단자(N1)에 MOS트랜지스터(M11)의 개방드레인 또는 바이폴라트랜지스터의 개방콜렉터회로가 접속되는 것을 특징으로 하는 인터페이스회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890005908A 1988-05-02 1989-05-02 인터페이스 회로 KR920004343B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP88-109316 1988-05-02
JP63109316A JP2583570B2 (ja) 1988-05-02 1988-05-02 インターフェイス回路

Publications (2)

Publication Number Publication Date
KR890017884A true KR890017884A (ko) 1989-12-18
KR920004343B1 KR920004343B1 (ko) 1992-06-01

Family

ID=14507124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890005908A KR920004343B1 (ko) 1988-05-02 1989-05-02 인터페이스 회로

Country Status (5)

Country Link
US (1) US5072139A (ko)
EP (1) EP0340720B1 (ko)
JP (1) JP2583570B2 (ko)
KR (1) KR920004343B1 (ko)
DE (1) DE68924299T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510745A (en) * 1987-07-29 1996-04-23 Fujitsu Limited High-speed electronic circuit having a cascode configuration
EP0432280A1 (de) * 1989-12-04 1991-06-19 Siemens Aktiengesellschaft Schnittstelle zwischen zwei an unterschiedlichen Betriebsspannungen betriebenen elektrischen Schaltungen
JP3028857B2 (ja) * 1991-03-29 2000-04-04 株式会社日立製作所 半導体集積回路装置
DE10317213A1 (de) * 2003-04-15 2004-11-04 Robert Bosch Gmbh Pegelwandler
US8264272B2 (en) * 2009-04-22 2012-09-11 Microchip Technology Incorporated Digital control interface in heterogeneous multi-chip module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411017A (en) * 1965-03-30 1968-11-12 Army Usa Signal slicer circuit
US3348068A (en) * 1965-04-29 1967-10-17 Bell Telephone Labor Inc Threshold discriminator and zerocrossing detector
JPS56106427A (en) * 1980-01-25 1981-08-24 Mitsubishi Electric Corp Transister logical circuit
JPS59215122A (ja) * 1983-05-23 1984-12-05 Fujitsu Ltd トランジスタ回路
JPH0720059B2 (ja) * 1984-05-23 1995-03-06 株式会社日立製作所 トランジスタ回路
WO1989001262A2 (en) * 1987-07-29 1989-02-09 Fujitsu Limited High-speed electronic circuit having a cascode configuration

Also Published As

Publication number Publication date
EP0340720A2 (en) 1989-11-08
DE68924299T2 (de) 1996-04-04
JPH01279623A (ja) 1989-11-09
US5072139A (en) 1991-12-10
EP0340720B1 (en) 1995-09-20
EP0340720A3 (en) 1990-03-28
JP2583570B2 (ja) 1997-02-19
KR920004343B1 (ko) 1992-06-01
DE68924299D1 (de) 1995-10-26

Similar Documents

Publication Publication Date Title
KR880010575A (ko) 논리회로
KR840002176A (ko) 반도체 집적회로 장치
KR950020014A (ko) 기준 전류 발생 회로
KR900010529A (ko) 전압 발생회로
KR880012009A (ko) BiMOS 논리회로
KR890009004A (ko) 바이폴라-cmos 회로
KR910010877A (ko) Ecl 회로
KR870009478A (ko) 입력회로
KR880004633A (ko) 전류 밀러 회로
KR900019344A (ko) 증폭회로
KR890017884A (ko) 인터페이스회로
KR870008240A (ko) 기준 전압 회로
KR910008978A (ko) 출력회로
KR830006990A (ko) 정전류 회로
KR910005574A (ko) 정 전압회로
KR850008253A (ko) 차동 증폭기
KR920003659A (ko) 저 잡음형 출력 버퍼 회로
KR870005458A (ko) 반도체 집적회로장치
KR910015123A (ko) Ecl논리회로
KR900002467A (ko) 입력보호회로
KR910010866A (ko) Bi-CMOS회로
KR890004487A (ko) 출력회로
KR910010860A (ko) 출력회로
KR950010062A (ko) BiCMOS 논리 회로
KR850008050A (ko) 반도체 집적회로장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee