DE68924299T2 - Schnittstellenschaltung. - Google Patents

Description

• Die vorliegende Erfindung betrifft eine Schnittstellenschaltung zum Eingeben eines digitalen Signals an eine bipolare integrierte Schaltung, und insbesondere eine Schnittstellenschaltung, die benutzt wird zur TV-Video- Empfangsbearbeitung.
• Eine Video-Empfangsschaltung verbesserter Definition TV (IDTV) ist konstruiert, wie beispielsweise in Figur 1 gezeigt. Bei der Video-Empfangsschaltung erfaßt ein Tuner 11 ein moduliertes Videosignal von einem Empfangssignal, das über eine Antenne 10 zugeführt wird, ein A/D-Konverter 12 konvertiert das modulierte Videosignal in ein entsprechendes Digitalsignal, und ein Videoprozessor 13 demoduliert das modulierte Videosignal, das sich von dem A-D-Konverter 12 ableitet. Der Demodulationsprozess beinhaltet einen Prozess zum Separieren des digitalen Videosignals in ursprüngliche Farbsignale Rot, Grün und Blau, sowie einen Prozess zum Speichern des digitalen Videosignals in einem Speicher, beispielsweise für jede Rahmeneinheit. Der D/A-Konverter 14 konvertiert ein Aufgabensignal des Videoprozessors 13 in ein entsprechendes Analogsignal, das auf einer Anzeigeeinheit angezeigt werden kann. Jeder Funktionsblock ist in der IC- Konfiguration gebildet und ist mit einem entsprechenden Funktionsblock verbunden.
• In einem Fall, in dem der Videoprozessor 13 und der D/A- Konverter 14 jeweils gebildet sind als MOS-IC bzw. Bipolar- IC, ist eine Schnittstellenschaltung, gezeigt in Figur 2, im Chip des D/A-Konverters 14 beispielsweise gebildet. Die Schnittstellenschaltung beinhaltet bipolare Transistoren Q1 bis Q7, Widerstände R1 bis R5 und eine Konstantstromquelle I1 und ist verbunden mit dem Videoprozessor 13 über die Leitung N1. Die CMOS-Schaltung 21 bildet den Ausgabeabschnitt des Videoprozessors 13 und setzt das Potential der Leitung N1 auf einen Massepotentialpegel (= 0 V) oder einen VDD-Pegel (= 5 V) gemäß dem digitalen Signal DA1. Die Schnittstellenschaltung erfaßt das Potential der Leitung N1 und führt eine Ausgabespannung OUT entsprechend dem erfaßten Potential an den D/A-Konverter 14 zu.
• Wenn das digitale Signal zugeführt wird über die Leitung N1, die außerhalb der MOS-IC und Bipolar-IC-Chips liegt, werden Harmonische von der Leitung N1 erzeugt. Wenn die Amplitude des Digitalsignals so groß wie 5V ist, wird der Betrieb des Tuners 11 durch die Harmonischen gestört, die von der Leitung N1 erzeugt werden, was die Bildqualität in signifikanter Weise herabsetzt.
• Das japanische Patent 56-106 427 offenbart eine Transistorlogikschaltung mit einer TTL-Eingabeschaltung und einem gemeinsamen Pegelumwandlungsschaltung. In dieser Schaltung ist eine Eingabe gerichtet an den Emitter eines Schalttransistors über einen ersten Widerstand. Der Kollektor des Transistors ist über einen zweiten Widerstand einer Spannungsquelle verbunden. Eine Vorspannungseinrichtung, die mit der Spannungsquelle, der Basis des Transistors und Masse verbunden ist, ist vorgesehen zum Steuern des Basisstroms des Transistors und dementsprechend seines Schaltzustandes. Diese Transistorlogigschaltung hat jedoch den Nachteil, daß sie stark beeinflußt wird durch unerwünschte Harmonische und daß sie eine niedrige Ansprechgeschwindigkeit hat.
• Die DE-35 18 413 A1 offenbart eine Eingabepufferschaltung und eine Logikschaltungsanordnung, welche sie benutzt. Die Aufgabe, auf der die betreffende elektronische Schaltung dieses Dokuments basiert, ist es, einen Leistungsverbrauch solch einer Schaltung herabzusetzen und gleichzeitig ihre Verarbeitungsgeschwindigkeit zu steigern.
• Die Schaltung dieses Dokuments umfaßt einen Schaltransistor, der seinen Emitter verbunden hat mit einem Eingabeanschluß. Der Kollektor des Transistors ist verbunden mit einem Referenzpotential über einen Spannungsteiler, bestehend aus zwei seriell angeordneten Widerständen. Parallel zum Spannungsteiler ist ein Transistor angeordnet, welcher seine Basis und seinen Kollektor als eine Diodeneinrichtung kurzgeschlossen hat. Eine Vorspannungseinrichtung einschließlich eines weiteren Transistors und einer Stromquelle sind benutzt zum Steuern des Basisstroms des Schalttransistors auf eine Rückkopplungsart. Insbesondere hat der andere Transistor seine Basis verbunden mit dem Knoten zwischen den zwei Widerständen des Spannungsteilers, seinen Kollektor mit der Referenzspannung und seinen Emitter mit der Basis des Schalttransistors und mit einem Ende der Stromquelle, wobei das andere Ende der Stromquelle auf einem vorbestimmten Potential gehalten ist.
• Jedoch hat diie Schaltung gemäß diesem Dokument den wichtigen Nachteil, daß der Basisstrom des zentralen Schalttransistors, welcher in einer Rückkopplungsart über die Vorspannungseinrichtung gesteuert wird, welche den Kollektorstrom des Schalttransistors erfaßt, beeinflußt wird durch den Betrieb der Diodeneinrichtung. Deshalb beeinflußt das Schalten dieser Diodeneinrichtung, welches den unteren Pegel des Ausgabesignals bestimmt, ebenfalls die Basissteuerung des Schalttransistors, was einen Abfall in den niedrigen Ausgabepegel leichter macht, jedoch den Nachteil des Beitragens zu unerwünschten Harmonischen hat.
• Weiterhin ist das Schaltintervall einer Schaltung mit Benutzung der oben erwähnten Rückkopplungsart beträchtlich verbreitert. Weiterhin tendiert die Schaltung des Dokuiuents dazu, Überspannungsausgabesignale zu erzeugen. Das macht die Einführung weiterer elektronischer Komponenten notwendig, um die oben erwähnten Nachteile zu kompensieren. Dies macht jedoch die Schaltung groß und unpraktisch.
• Aufgabe der vorliegenden Erfindung ist es, eine Schnittstellenschaltung zu schaffen, die in der Lage ist, eine Erzeugung von Harmonischen zu unterdrücken und die eine schnelle Ansprechgeschwindigkeit hat.
• Diese Aufgae kann gemäß Anspruch 1 erhalten werden durch eine Schnittstellenschaltung mit:
• einem Eingabeanschluß;
• einem Masseanschluß;
• einem Leistungsquellenanschluß, gesetzt auf ein positives Potential bezüglich des Potentials des Masseanschlusses;
• einem NPN-Transistor mit einer Basis, einem Kollektor und einem Emitter;
• einer zweiten Widerstandseinrichtung, angeschlossen zwischen dem Kollektor des NPN-Transistors und dem Leistungsquellenanschluß;
• einer Diodeneinrichtung, in Vorwärtsrichtung angeschlossen zwischen dem Leistungsquellenanschluß und dem Kollektor des NPN-Transistors; und einer Vorspannungseinrichtung zum Steuern des Basisstroms des NPN-Transistors;
• dadurch gekennzeichnet, daß
• eine erste Widerstandseinrichtung angeschlossen ist zwischen dem Emitter des NPN-Transistors und dem Eingabeanschluß;
• wobei die Vorspannungseinrichtung einen Spannungsteiler enthält, der angeschlossen ist zwischen dem Leistungsquellenanschluß, der Basis des NPN-Transistors und dem Masseanschluß, um den Basisstrom des NPN-Transistors durch Anlegen eines vorbestimmten Basispotentials zu steuern; und
• wobei die Schnittstellenschaltung weiterhin umfaßt:
• eine dritte Widerstandseinrichtung, angeschlossen zwischen dem Emitter des NPN-Transistors und dem Masseanschluß, zum Verhindern, daß der Emitterstrom des NPN-Transistors abgeschnitten wird.
• Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen 2 bis 5 aufgelistet.
• Mit der obigen Schnittstellenschaltung kann erfaßt werden, ob der Eingabeanschluß auf Masse liegt oder nicht, und zwar basierend auf dem Kollektorstrom des NPN-Transistors. Das Ausgabepotential, das sich ableitet von dem Kollektor des NPN-Transistors, ist im wesentlichen auf das gleiche Potential des Leistungsquellenanschlusses gesetzt, wenn erfaßt wird, daß der Eingabeanschluß in die Hochimpedanzbedingung gesetzt ist, und eingestellt auf einen Potentialpegel niedriger als das Potential des Leistungsquellenanschlusses, wenn erfaßt wird, daß der Eingabeanschluß in die Massebedingung versetzt ist. Das Potential des Eingabeanschlusses wird leicht verändert mit einer Variation davon von einer Bedingung zur anderen. In diesem Fall ist es nicht notwendig, die Potentialvariation als ein digitales Signal zu erfassen, und die Potentialvariation wird nicht so groß sein, als daß Harmonische Auftreten. Deshalb kann, wenn die Schnittstellenschaltung benutzt wird für TV-Video- Empfangsverarbeitung, die Verminderung in der Bildqualität aufgrund Harmonischer unterdrückt werden. Die Erfindung kann vollständiger verstanden werden aus der folgenden detaillierten Beschreibung in Zusammenhang mit der begleitenden Zeichnung.
• Die Figuren zeigen im einzelnen:
• Figur 1 ein Blockdiagramm zum schematischen Zeigen einer Video-Empfangsschaltung von TV einer verbesserten Definition (IDTV);
• Figur 2 ein Schaltungsdiagramm zum Zeigen der herkömmlichen Schnittstellenschaltung zum Anlegen eines Ausgabesignals des Videsoprozessors von Figur 1 an einem D/A-Konverter;
• Figur 3 ein Schaltungsdiagramm zum Zeigen einer Schnittstellenschaltung; und
• Figur 4 ein Schaltungsdiagramm zum Zeigen einer Schnittstellenschaltung gemäß einer Ausführungsform der Erfindung, welche erhalten wird durch Verbessern der Ansprechcharakteristik der Schnittstellenschaltung von Figur 3.
• Jetzt wird eine Schnittstellenschaltung erklärt werden mit Bezug auf Figur 3. Die Schnittstellenschaltung wird benutzt zum Zuführen eines Ausgabesignals des Videoprozessors 13 an einen D/A-Konverter 14 in der Video-Empfangsschaltung des TV verbesserter Definition (IDTV), das als Beispiel in Figur 1 gezeigt ist. In diesem Fall ist die Schnittstellenschaltung gebildet im Bipolar-IC-Chip des D/A-Konverters 14 wie im Fall des Standes der Technik.
• Die Schnittstellenschaltung beinhaltet einen Eingabeanschluß IN, Widerstände R11 bis R14, NPN-Transistor Q11, Diode D1, Leistungsquellenanschluß VDD und Masseanschluß VSS. Der Leistungsquellenanschluß VDD und Masseanschluß VSS sind jeweils eingestellt auf Potentiale des VDD-Pegels (= 5 V) bzw. VSS-Pegels (= 0 V) . Der Widerstand R11 ist angeschlossen zwischen dem Eingabeanschluß IN und dem Emitter des NPN-Transistors Q11, Widerstände R12 und R13 sind in Reihe angeschlossen zwischen dem Leistungsquellenanschluß VDD und dem Masseanschluß VSS. Die Basis des NPN-Transistors Q11 ist angeschlossen an einen Verbindungsknoten zwischen den Widerständen R12 und R13. Der Widerstand R14 ist verbunden zwischen dem Kollektor des NPN- Transistors Q11 und einer Leistungsquelle VDD, und die Diode D1 ist angeschlossen in einer Vorwärtsrichtung zwischen dem Leistungsquellenanschluß VDD und dem Kollektor des NPN- Transistors Q11. Der Kollektor des NPN-Transistors Q11 dient als Ausgabeanschluß OUT2 der Schnittstellenschaltung. Die Widerstandswerte der Widerstände R11, R12, R13 und R14 sind jeweils eingestellt auf 1 kΩ, 3,3 kΩ, 1,7 kΩ und 700 Ω.
• In einem Fall, in dem die Schnittstellenschaltung mit der obigen Konstruktion ausgebildet ist, ist ein n-Kanal MOS- Transistor M11 gebildet in einem MOS-IC-Chip des Videoprozessors 13. Der Strompfad des MOS-Transistors M11 ist angeschlossen zwischen dem Eingabeanschluß IN und Masseanschluß VSS, und das Gate des MOS-Transistors M11 wird versorgt mit dem digitalen Signal DA1. Der MOS-Transistor M11 verbindet in selektiver Weise den Eingabeanschluß IN mit dem Masseanschluß gemäß dem digitalen Signal DA1, um somit das digitale Signal DA1 an die Schnittstellenschaltung zuzuführen.
• Wenn im Betrieb das digitale Signal DA1 auf den Massepotentialpegel eingestellt ist, ist der MOS-Transistors M11 in die Nicht-Betriebsbedingung eingestellt, um zu verhindern, daß ein Strom im Transistor Q11 fließt. Zu dieser Zeit ist das Potential des Knotens M3 im wesentlichen auf den VDD-Pegel eingestellt, und das Potential des Eingabeanschlusses IN ist auf einen Potentialpegel (= 1 V), der geringer ist als das Basispotential (= 1,7 V) des Transistors Q11 um die Basis-Emitterspannung VBE (= 0,7 V), eingestellt. Wenn das Gatepotential des MOS-Transistors M11 ansteigt, wird der MOS-Transistor M11 eingeschaltet, um das Potential des Eingabeanschlusses IN zu erniedrigen.
• Wenn das Potential des Eingabeanschlusses IN 0,5 V wird, fließt der folgende Strom im Transistor Q11:
• (1 [V] - 0,5 [V] ) /R11 = 0.5 [V] /1 [kΩ] = 500 [uA]
• Zu dieser Zeit wird das Potential des Knotens N3 folgendermaßen:
• VDD - R14 x 500 [uA] = 5 [V] - 700 [Ω] x 500 [uA] = 4,65 [V]
• Falls das Gatepotentials des MOS-Transistors M11 weiter ansteigt, wird das Potential des Eingabeanschlusses IN im wesentlichen 1 V, was veranlaßt, daß ein Strom von 1 mA in dem Transistors Q11 fließt. Zu dieser Zeit wird das Potential des Knotens N3 geklammert durch die Vorwärtsspannung VF (= 0,7 V) der Diode D1 und auf den folgenden Potentialpegel gesetzt:
• VDD - VF = 5 - 0,7 = 4,3 [V]
• D.h. das Potential des Knotens N3 variiert von 4,3 V bis 5 V. Deshalb kann nur, falls die Schwellspannung des D/A- Konverters 14 gesetzt ist auf einen mittleren Potentialpegel (= 4,6V) des Potentialvariationsbereichs, das digitale Signal DA1 korrekt übertragen werden an den D/A-Konverter 14.
• Bei dieser Schnittstellenschaltung variiert das Potential des Eingabeanschlusses IN von 0 V bis 1 V, und die Variation ist so klein, daß das Auftreten Harmonischer hinreichend unterdrückt werden kann. Daraus resultierend kann die Herabsetzung der Bildqualität verhindert werden.
• Die Schnittstellenschaltung beinhaltet Transistor Q11, der in die Abschneidebedingung eingestellt ist. Da die Schaltzeit des Transistors Q11 abhängt von der Streukapazität des Stromweges einschließlich des Transistors Q11, kann die Schnittstellenschaltung manchmal nicht unter einer hinreichend hohen Geschwindigkeit arbeiten, um auf das Digitalsignal DA1 einer hohen Bitrate korrekt anzusprechen.
• Figur 4 zeigt die Konstruktion einer Schnittstellenschaltung gemäß einer Ausführungsform der Erfindung. Die Schnittsteltenschaltung ist ähnlich der von Figur 3, mit Ausnahme, daß der Widerstand R21 zusätzlich angeschlossen ist zwischen dem Emitter des Transistors Q11 und dem Masseeinfluß VSS. Der Widerstand des Widerstandes R21 ist beispielsweise 5 kΩ. Der Widerstand R21 wird benutzt, um stets einen Strom zum Transistor Q11 zuzuführen, um den Transistor Q11 nicht vollständig auszuschalten. In diesem Fall kann die Ansprechcharakteristik der Schnittstelle verbessert werden gegenüber der der Schnittstelle von Figur 3.
• Die durch die Patentansprüche definierte Erfindung kann in mannigfaltiger Weise modifiziert werden. Bei den obigen Ausführungsformen wird die Schnittstellenschaltung benutzt zum Zuführen eines ausgabesignals des MOS-IC an den Bipolar- IC. Jedoch ist es möglich, die Schnittstellenschaltung zu benutzen, um ein Ausgabesignal des Bipolar-IC an einen weiteren Bipolar-IC zuzuführen. In diesem Fall ist ein Bipolartransistor des Offen-Kollektor-Ausgabetyps gebildet in dem Bipolar-IC-Chip anstelle des Offen-Drain-Ausgabe-Typ MOS-Transistors M11, der im MOS-IC-Chip gebildet ist und ist mit der Schnittstellenschaltung verbunden.
• Weiterhin kann die Schnittstellenschaltung der obigen Ausführungsform betrieben werden ansprechend auf das digitale Signal DA1, das zugeführt wird über die CMOS- Schaltung 21, die in Figur 2 gezeigt ist. Deshalb kann, falls es nicht notwendig ist, das Auftreten Harmonischer zu unterdrücken, die Schnittstellenschaltung mit der CMOS- Schaltung 21, die in Figur 2 ist, verbunden werden.

Claims (5)

1. Schnittstellenschaltung mit:

einem Eingabeanschluß (IN);

einem Masseanschluß (VSS);

einem Leistungsquellenanschluß (VDD), eingestellt auf ein positives Potential bezüglich dem Potential des Masseanschlusses (VSS);

einen NPN-Transistor (Q11) mit einer Basis, einem Kollektor und einem Emitter;

einer zweiten Widerstandseinrichtung (R14) angeschlossen zwischen dem Kollektor des NPN-Transistors (Q11) und dem Leistungsquellenanschluß (VDD);

einer Diodeneinrichtung (D1), angeschlossen in Vorwärtsrichtung zwischen dem Leistungsquellenanschluß (VDD) und dem Kollektor des NPN-Transistors (Q11); und

einer Vorspannungseinrichtung (R12, R13) zum Steuern des Basisstroms des NPN-Transistors;

dadurch gekennzeichnet, daß

eine ersten Widerstandseinrichtung (R11) angeschlossen ist zwischen dem Emitter des NPN-Transistors (Q11) und dem Eingabeanschluß (IN); die Vorspannungseinrichtung einen Spannungsteiler (R12, R13) beinhaltet, welcher angeschlossen ist zwischen dem Leistungsquellenanschluß (VDD), der Basis des NPN- Transistors (Q11) und den Masseanschluß (VSS), um den Basisstrom des NPN-Transistors (Q11) durch Anlegen eines vorbestimmten Basispotentials zu steuern; und

wobei die Schnittstellenschaltung weiterhin umfaßt:

eine dritte Widerstandseinrichtung (R21), angeschlossen zwischen dem Emitter des NPN-Transistors (Q11) und dem Masseanschluß (VSS) zum Verhindern, daß der Emitterstrom des NPN-Transistors (Q11) abgeschnitten wird.

2. Schnittstellenschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Anschlüsse (IN, VDD, VSS), der NPN- Transistor (Q11), die Diodeneinrichtung (D1), und die erste bis dritte Widerstandseinrichtung (R11, R14, R21) in einem IC-Chip gebildet sind, und daß die Schnittstellenschaltung weiterhin eine Schalteinrichtung (M11) umfaßt, die in einem weiteren IC-Chip gebildet ist, der verschieden ist von dem einen IC-Chip, und angeschlossen ist zwischen dem Eingabeanschlüß (IN) und dem Masseanschluß (VSS) zum selektiven Legen des Eingabeanschlusses (IN) auf Masse.

3. Schnittstellenschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Schalteinrichtung ein Offen-Drain- Ausgabe-Typ MOS-Transistor (M11) ist.

4. Schnittstellenschaltung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der Spannungsteiler (R12, R13) ein linearer Spannungsteiler ist.

5. Schnittstellenschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Spannungsteiler eine vierte Widerstandseinrichtung (R13) beinhaltet, die an einem Ende auf Masse gelegt ist, und eine fünfte Widerstandseinrichtung, (R12), die angeschlossen ist zwischen dem anderen Ende der vierten Widerstandseinrichtung (R13) und dem Leistungsquellenanschluß (VDD), und daß die Basis des NPN-Transistors (Q11) angeschlossen ist zwischen einem Verbindungsknoten der vierten und fünften Widerstandseinrichtung (R12, R13).