DE69908096T2 - Integrierte schaltkreisarchitektur für schnelle pin-treiber für anwendungen bei kommerziellen automatischen testausrüstungen - Google Patents

Integrierte schaltkreisarchitektur für schnelle pin-treiber für anwendungen bei kommerziellen automatischen testausrüstungen Download PDF

Info

Publication number
DE69908096T2
DE69908096T2 DE69908096T DE69908096T DE69908096T2 DE 69908096 T2 DE69908096 T2 DE 69908096T2 DE 69908096 T DE69908096 T DE 69908096T DE 69908096 T DE69908096 T DE 69908096T DE 69908096 T2 DE69908096 T2 DE 69908096T2
Authority
DE
Germany
Prior art keywords
architecture
circuit
pin
mode
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69908096T
Other languages
English (en)
Other versions
DE69908096D1 (de
Inventor
F. Lloyd LINDER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TelASIC Communications Inc
Original Assignee
TelASIC Communications Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TelASIC Communications Inc filed Critical TelASIC Communications Inc
Publication of DE69908096D1 publication Critical patent/DE69908096D1/de
Application granted granted Critical
Publication of DE69908096T2 publication Critical patent/DE69908096T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01837—Coupling arrangements; Interface arrangements using bipolar transistors only programmable
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft allgemein integrierte PIN-Ansteuerungsschaltungen, und insbesondere eine integrierte PIN-Ansteuerungsschaltungsarchitektur mit hoher Geschwindigkeit, die für kommerzielle Anwendungen in automatischen Testgeräten (ATE) geeignet ist, um CMOS, TTL, ECL, niederpeglige Differentialschnittstellen, wie Differentialfeldeffekttransistoren (DFET) GaAs-Schnittstellen und niederpeglige CMOS (LVCMOS) Schnittstellen, beispielsweise bei sehr hohen Geschwindigkeiten, zu testen.
  • Kommerzielle automatische Testgerätsysteme, wie beispielsweise Digitaltester, und ähnliche, benutzen typischerweise 500 bis 600 PIN-Ansteuerungsschaltungen pro Testkopf und mehrere Testköpfe pro System. Bekannte PIN-Ansteuerungen umfassen jene, die von Herstellern wie Elantec, Inc., Analog Devices, Inc. and Harris Semiconductor, Inc. entwickelt wurden. Die Elantec, Inc. Architektur wurde bei dem IEEE 1992 Bipolar Circuits and Tech nology Meeting offenbart. Die Analog Devices PIN-Ansteuerungsarchitektur ist im US-Patent Nr. 5,179,293 offenbart. Die Harris Semiconductor, Inc. Architektur wurde ebenfalls in einem Aufsatz offenbart, der beim IEEE 1992 Bipolar Circuits and Technology Meeting ausgegeben wurde.
  • Die Elantec, Inc. Architektur ist mit einem Prozess aufgebaut, der einer großen Sperrvorspannung an dem Basis-Emitterübergang der Vorrichtung widerstehen kann. Als Ergebnis liegt die erreichbare Leistung dieser Vorrichtung im Bereich von 25 bis 50 MHz. Die vorliegende Erfindung wurde entwickelt, um SRAM-Vorrichtungen zu testen, die bei 650 MHz und mehr basierend auf der Verwendung einer RAMBUS-Architektur betrieben werden, und deshalb kann die in der Elantec, Inc. Vorrichtung verwendete Architektur nicht in eine integrierte Schaltung hoher Geschwindigkeit implementiert werden. Dies ist ein direktes Ergebnis des Kompromisses zwischen einem hohen Rückwärtsdurchbruch und einem Betrieb mit hoher Geschwindigkeit der Vorrichtung.
  • Die Analog Devices PIN-Ansteuerungsarchitektur ist im US-Patent Nr. 5,179,293 offenbart. Bei der Analog Devices Ansteuerung, wie sie in der Figur auf der Deckseite des US-Patents 5,179,293 gezeigt ist, sind die Transistoren Q40, Q54, Q50 und Q51 auf eine Klemmungs-Aktion angewiesen, die zuvor beschrieben wurde. Der Klemmungs- bzw. Clamping-Weg führt zu langsamen Antwortzeiten. Ebenfalls leidet der Klemmungsweg des US-Patents Nr. 5,179,293 an dem Problem der Basis-Emitter-Durchbruchspannung in Sperrrichtung, wie zuvor beschrieben. Widerstände wurden zu dieser Schaltung hinzugefügt, als Versuch, den sich ergebenden Leckstrom zu begrenzen und bei dem Durchbruch- Problem zu helfen, allerdings sind die Widerstände sehr klein aufgrund der großen Schaltströme. Ebenfalls ist das Vorspannungs-Auslösch-Schema auf eine Beta-Anpassung angewiesen, um den Sperr-Modus-Vorspannungsstrom zu löschen. Die vorliegende Erfindung nutzt eine Kopie der Vorspannung, um eine verbesserte Eingangsstromlöschung zu erhalten.
  • Der von Harris Semiconductor, Inc. eingeschlagene Weg besteht darin, das Problem mit einer Basis-Emitter-Durchbruchspannung in Sperrrichtung zu lösen. Dies kann mit Bezug auf die 2 des Harris Aufsatzes gesehen werden und insbesondere bei den Transistoren Qod3a, QC3, Qod3b, die in 2 gezeigt sind. Was Harris versucht ist, die im schlimmsten Fall vorhandene 9 Volt Rückwärts-Vorspannungs-Spannung über drei Basis-Emitterübergänge zu verteilen. Das Problem besteht darin, dass es keine Garantie gibt, dass diese Spannung sich gleichmäßig verteilt, und somit Rückwärts-Leckströme geben wird, die Probleme bezüglich der Verlässlichkeit ergeben, die Vorwärts-Eigenschaften der Vorrichtung verschlechtern und unakzeptable PIN-Leckströme liefern, wenn die Schaltung im Sperr-Modus betrieben wird.
  • Um eine kommerzielle integrierte PIN-Ansteuerungsschaltung zu entwickeln, muss eine einzelne Lösung bereitgestellt werden, die die Beschränkungen des Standes der Technik überwindet. Diese einzige Lösung muss ebenfalls eine bessere Leistung liefern als die verfügbaren bekannten Ansteuerungen, um das Produkt zu einem kommerziellen Erfolg zu führen. Im Ergebnis müssen die den bekannten PIN-Ansteuerungsarchitekturen innewohnenden Beschränkungen überwunden werden. Diese umfassen die Basis-Emitter-Durchbruchsspannung in Sperrrichtung und den PIN- Eingangs-Leckstrom während des Sperr-Modus, während gleichzeitig ein Hochgeschwindigkeits-Prozess eingesetzt werden soll, um einen Hochfrequenzbetrieb zu ermöglichen. Die vorliegende Erfindung liefert eine solche integrierte PIN-Ansteuerungsschaltungsarchitektur.
  • Es wäre deshalb wünschenswert, eine integrierte PIN-Ansteuerungsschaltungsarchitektur hoher Geschwindigkeit zu haben, die die Beschränkungen der Lösungen aus dem Stand der Technik überwindet. Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung, eine verbesserte integrierte PIN-Ansteuerungsschaltungsarchitektur hoher Geschwindigkeit bereitzustellen, die für kommerzielle Anwendungen in automatischen Testgeräten angepasst ist. Es ist eine andere Aufgabe der vorliegenden Erfindung, eine verbesserte integrierte PIN-Ansteuerungsschaltungsarchitektur hoher Geschwindigkeit bereitzustellen, die verwendet werden kann, um CMOS, TTL, ECL, niederpegelige Differential und LVCMOS Schnittstellen bei sehr hohen Geschwindigkeiten zu testen.
  • US 5,302,859 offenbart eine Spannungs-Schaltung hoher Geschwindigkeit, die symmetrisch angeordnete Spannungs-Relais-Transistorschaltungen aufweist, die zwischen den Spannungs-Eingangsanschlüssen und einem geschalteten Spannungsausgang pro Anschluss angeschlossen sind.
  • US 5,146,159 offenbart eine PIN-Ansteuerung mit drei Zuständen, die zusammen mit einem PIN-Sensor auf einer integrierten Schaltung ausgebildet ist. Eine PIN-Ansteuerung und -Sensor sind mit einem gemeinsamen Pin einer Vorrichtung verbunden, die zu testen ist. Im Normalmodus steuert die PIN-Ansteuerung ein Testsignal. Im Hoch-Imdepanz-Modus ist die PIN-Ansteuerung hochohmig, und ermöglicht es einem Sensor, ein Antwortsignal zu überwachen. Ein weiteres Dokument ist 5,377,202, das eine Testgerät-PIN-Ansteuerung betrifft, die einen Haupt-Ausgangskanal mit einer Impulsformungsschaltung, einen Puffer und einen Ausgangsverstärker aufweist, die in Reihe geschaltet sind.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Um die zuvor genannten und andere Ziele zu erreichen, stellt die vorliegende Erfindung eine verbesserte integrierte PIN-Ansteuerungsschaltung und -architektur mit hoher Geschwindigkeit bereit, die die Beschränkungen der bekannten PIN-Ansteuerungsschaltungen überwinden. Die Architektur der PIN-Ansteuerungsschaltung besitzt eine Stromspiegelschaltung, die Nieder- und Hoch-Strom-Generatoren aufweist. Die Ausgangssignale der Stromgeneratoren werden in einer Summiervorrichtung summiert, die eine Spannungskopie in einem Aktivmodus der PINAnsteuerungsschaltung erzeugt. Ein Modus-Schalter verbindet einen Aktiv-Puffer und einen Sperr-Puffer zwischen der Summiervorrichtung und einer PIN-Schaltung. Der Modus-Schalter verbindet die Spannungskopie, die an dem Widerstand gebildet wird, mit der PIN-Schaltung in dem Aktiv-Modus der PIN-Ansteuerungsschaltung. Die Stromausgangssignale der Summiervorrichtung und des Sperr-Puffers werden an einen dritten Schalter geführt, dessen Ausgang mit einem Aktiv/Sperr-Stromgenerator verbunden ist.
  • Nieder- und Hoch-Stromgeneratoren erzeugen einen Strom, der eine Spannungskopie (eine Spannungskopie von VH oder VL (hohe Spannung oder niedere Spannung)) an dem Widerstand in dem Aktivmodus der PIN-Ansteuerungsschaltung generiert, und der die PIN-Schaltung durch den Aktiv-Puffer ansteuert. Der Aktiv/-Sperr-Stromgenerator erzeugt einen Offset-Strom im aktiven Modus der PIN-Ansteuerungsschaltung an der Summiervorrichtung und versorgt den Sperr-Puffer im Sperr-Modus der PIN-Ansteuerungsschaltung mit Energie. Die Architektur verlässt sich auf den Kollektor-Basis-Durchbruch, im Gegensatz zu dem Basis-Emitter-Durchbruch, was sie zu einer einzigartigen PIN-Ansteuerungsschaltung macht. Dies ermöglicht Technologien höherer Frequenz, die für PIN-Ansteuerungsschaltungen hoher Geschwindigkeit verwendet werden können, ohne an den Beschränkungen des Emitter-Basis-Durchbruch in Sperrrichtung zu leiden.
  • Die Architektur der integrierten PIN-Ansteuerungsschaltung hoher Geschwindigkeit ist nicht auf eine Transistorklemmung während des normalen Betriebs angewiesen. Eine lineare Version von VH oder VL wird an einem Summierknoten erzeugt . Klemmen ist bezüglich des Ein- und Ausschaltens langsam, um einen Hochgeschwindigkeitsbetrieb bereitzustellen. Die vorliegende Architektur benötigt keine hohe Basis-Emitter-Durchbruchspannung in Sperrrichtung, die in direktem Gegensatz zu der Hochgeschwindigkeitsleistung ist. Die vorliegende Architektur benützt eine Kopie-Vorspannung, um den Eingangsstrom der PIN-Ansteuerung im Sperr-Modus auszulöschen. Das Kopie-Vorspannungs-Schema, das bei der vorliegenden Erfindung benutzt wird, kommt mit Temperatur und Verfahren zurecht und liefert ein verbessertes Schema im Hinblick auf den Stand der Technik.
  • In bekannten Lösungen werden die Ausgangssignalpegel erzeugt entweder (1) über eine Klemm-Aktion, die langsam ist, oder (2) über einen Draht oder eine Drahtverbindung, die einen ernsten Basis-Emitter-Durchbruch in Sperrrichtung erzeugt, was zu großen Leckströmen führt, die die Leistung im normalen Aktiv-Modus verschlechtern und die Langzeit-Zuverlässigkeit beeinträchtigt, oder (3) mit einem Verfahren, das die Basis-Emitter-Spannungsschwingungen in Sperrrichtung handhaben kann, die im Ausgangszustand einen langsamen integrierten Schaltungsprozess benötigen. Die Architektur der PIN-Ansteuerungsschaltung ist neu insoweit, als sie immer eine aktive lineare Schaltung ist und sich nicht auf eine Transistorklemmung während des normalen Betriebs im Aktiv-Modus verlässt. Die Architektur der PIN-Ansteuerungsschaltung benötigt ebenfalls keine hohe Basis-Emitter-Durchbruchspannung in Sperrrichtung im Sperr-Modus oder im Aktiv-Modus, was im direkten Gegensatz zu. der Hochgeschwindigkeits-Leistung bei hohen PIN-Spannungsauslenkungen für CMOS, TTL, ECL Pegelkompatibilität ist. Das Ergebnis ist eine sehr schnelle PIN-Ansteuerungsarchitektur und -schaltung.
  • Die vorliegende Erfindung wurde entwickelt, um ein kommerzielles integriertes Schaltungs-Standardprodukt für automatische Testgerät-Anwendungen bereitzustellen. Das Basiskonzept der vorliegenden Erfindung wurde entwickelt, um eine einzige Lösung für diese Anwendung bereitzustellen, die die Beschränkungen der zuvor beschriebenen bekannten Lösungen löst.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die verschiedenen Merkmale und Vorteile der vorliegenden Erfindung können leichter mit Bezug auf die nachfolgende detaillierte Beschreibung und Bezug auf die begleitenden Zeich nungen verstanden werden, wobei ähnliche Bezugszeichen ähnliche strukturelle Elemente bezeichnen, und in denen:
  • 1 ein vereinfachtes Blockdiagramm ist, das eine Architektur einer PIN-Ansteuerungsschaltung gemäß den Prinzipien der vorliegenden Erfindung zeigt;
  • 2 Details der in 1 gezeigten PIN-Ansteuerungsschaltung darstellt;
  • 3 die Struktur der PIN-Ansteuerungsschaltung von 2 während des normalen Betriebs darstellt;
  • 4 die Struktur der PIN-Ansteuerungsarchitektur von 2 während des Sperr-Modus darstellt;
  • 5 eine erste Ausführungsform einer Pufferschaltung darstellt, die in der PIN-Ansteuerungsschaltung der vorliegenden Architektur verwendet wird;
  • 6 eine zweite Ausführungsform einer Pufferschaltung darstellt, die in der PIN-Ansteuerungsschaltung der vorliegenden Architektur benutzt wird; und
  • 7 die allgemeine Struktur der Bias-Schaltung darstellt, die in 5 und 6 gezeigt ist.
  • DETAILLIERTE BESCHREIBUNG
  • Bezug nehmend auf die gezeichneten Figuren ist 1 ein vereinfachtes Blockdiagramm, das eine Architektur 10 einer PIN-Ansteuerungsschaltung 20 gemäß den Prinzipien der vorliegenden Erfindung darstellt. Die Architektur 10 der PIN-Ansteuerungsschaltung 20 umfasst einen Nieder- (Vlow oder VL) und einen Hoch- (Vhigh oder VH)-Stromgenerator 11a, 11b, die eine Stromspiegelschaltung 11 bilden. Die Nieder- und Hoch-Stromgeneratoren 11a, 11b sind mit ersten und zweiten Schaltern 12a, 12b verbunden. Die Ausgangssignale des ersten und des zweiten Schalters 12a, 12b werden in einer Summiervorrichtung 13 (oder Σ-Knoten 13) kombiniert, die eine Spannungskopie an einem Widerstand RL erzeugt, der mit der Summiervorrichtung 13 in einem Aktiv-Modus der PIN-Ansteuerungsschaltung 20 verbunden ist.
  • Der Ausgang des zweiten Schalters 12b ist auch mit einem Modusschalter 14 verbunden, dessen Ausgänge mit einem Aktiv-Puffer 15a und einem Sperr-Puffer 15b verbunden sind. Der Modusschalter 14 arbeitet, um die Spannungskopie, die an RL gebildet wird, der PIN-Schaltung 16 im Aktiv-Modus der PIN-Ansteuerungsschaltung 20 zuzuführen.
  • Das Stromausgangssignal IA der Summiervorrichtung 13 ist einem ersten Eingang eines dritten Schalters 17 zugeführt. Ein Stromausgangssignal IINH des Sperr-Puffers 15b ist einem zweiten Eingang des dritten Schalters 17 zugeführt. Ein Ausgang des dritten Schalters 17 ist mit einem Aktiv/Sperr-Stromgenerator 18 verbunden.
  • Im Betrieb erzeugen die VL und VH-Stromgeneratoren einen Strom, der eine Spannungskopie an RL im Aktiv-Modus der PIN-Ansteuerungsschaltung generiert, die die PIN-Schaltung 16 über den Aktiv-Puffer 15a ansteuert. Der Aktiv/Sperr-Stromgenerator 18 erzeugt einen Offset-Strom im Aktiv-Modus der PIN-Ansteuerungsschaltung 20 an der Summiervorrichtung 13 (oder Σ-Knoten 13) und versorgt den Sperr-Puffer 15b im Sperr-Modus der PIN-Ansteuerungsschaltung mit Energie. Aufgrund dessen, dass die Architektur 10 sich auf den Kollektor-Basis-Durchbruch stützt, im Gegensatz zu dem Basis-Emitter-Durchbruch, ist die allgemeine Architektur 10 der PIN-Ansteuerungsschaltung 20 ebenfalls einzigartig.
  • 2 zeigt Details der Architektur 10 der PIN-Ansteuerungsschaltung 20 der 1. Die Basisidee, die in der PIN-Architektur 10 verwirklicht ist, besteht darin, Vhigh oder Vlow zum Ausgang zu übertragen. Die einfache Architektur 10, die in 1 gezeigt ist, hat viele neue Merkmale, die nachfolgend erläutert werden. Ebenfalls müssen die Spannungspegel von Vhigh und Vlow in der Lage sein, +5/–2 Volt zu schwingen, dies deshalb, weil ein Vorspannungs-Schema verwendet wird, wie in 2 gezeigt. Wie bereits im Abschnitt Hintergrund diskutiert, leiden die bekannten Lösungswege an dem Rückwärts-Basis-Emitter-Problem, wenn man sich mit dieser Anforderung bezüglich der Spannungs-Schwingung beschäftigt. Die vorliegende Architektur 10 kommt um diese Frage herum. Ferner ist festzuhalten, dass die Architektur 10 alternativ unter Verwendung von NPN-Schaltern anstelle von PNP-Schaltern implementiert werden kann, und PNP-Schalter anstelle von NPN-Schaltern, die in der beispielhaften Ausführungsform der vorliegenden Erfindung benutzt wurden.
  • 3 zeigt den Aufbau der PIN-Ansteuerungsarchitektur 10 der 2 während des normalen Betriebs. Während des normalen Betriebs sind die Transistoren Q9, Q20, Q21, Q22, Q14 und Q5 aus, und der Transistor Q8 ist an. Für Vout= Vhigh ist der Transistor Q4 an, der Transistor Q11 aus, der Transistor Q12 an und der Transistor Q10 aus, VA geht nach high und Vout folgt. Für Vout = Vlow ist der Transistor Q4 aus, der Transistor Q11 an, der Transistor Q12 aus und der Transistor Q10 an, VA geht auf low und Vout folgt.
  • Der Hauptvorteil dieser Architektur gegenüber früheren Designs besteht darin, dass die Basis-Emitter-Durchbruchspannung in Sperrrichtung den Betrieb der PIN-Ansteuerungsschaltung 20 nicht beeinflusst. Während des Sperr-Modus liegt das Hauptaugenmerk bei der Kollektor-Basis-Durchbruchspannung und nicht bei der Basis-Emitter-Durchbruchspannung. Dieses Schlüsselmerkmal ermöglicht komplementäre Bipolartechnologie höherer Frequenz einzusetzen, um die PIN-Ansteuerungsschaltung 20 herzustellen, ohne an den Nebeneffekten der niederen Basis-Emitterdurchbruchspannung zu leiden, so dass die Betriebsfrequenz erhöht werden kann.
  • 4 zeigt den Aufbau der PIN-Ansteuerungsarchitektur 10 von 2 während des Sperr-Modus. Während des Sperr-Modus sind die Transistoren Q4, Q10, Q6, Q7, Q11, Q12, Q17, Q18 und Q8 aus. Transistoren Q6, Q7, Q17 und Q18 sind aus und mit Bezug auf das Vout-Signal im Sperrmodus gebootstrapped. Aufgrund des Bootstrappings sind die Basis-Emitter-Rückwärtsspannungen über der Spannungssignalschwingung fest.
  • Im Sperrmodus wird die Schaltung durch die Transistoren Q19 bis Q22 gebootstrapped, so dass die Basis-Emitter-Rückwärtsspannung (2–3 Volt) kein Problem ist und durch eine Kollektor-Basis-Durchbruchspannung (12–15 Volt) ersetzt wird. Die Stromverstärkung kann in der Transistor-Spiegelschaltung (Transistoren Q2, Q3 und Transistoren Q13 und Q15) eingesetzt werden, um Energie zu sparen. Vorrichtungen Q6 und Q7 sind nur im Aktiv-Modus an. Im Sperr-Modus sind die Transistoren Q6 und Q7 um einen -Dioden-Abfall rückwärts vorgespannt und mit Bezug auf den Spannungsabfall an der PIN-Schaltung 16 gebootstrapped, und die PIN-Ansteuerungsschaltung 20 funktioniert als eine lineare Schaltung im normalen Aktiv-Modus. All die Beschränkungen der bekannten Architekturen werden überwunden, wenn die PIN-Ansteuerungsarchitektur 10 und die Schaltung 20 eingesetzt werden. Die Geschwindigkeit der PIN-Ansteuerungsarchitektur 10 steigt ebenfalls durch das Ansteigen der Leistung der PIN-Ansteuerungsschaltung 20. Dies ist nicht der Fall bei bekannten Architekturen aufgrund der zuvor beschriebenen Beschränkungen.
  • Während des normalen Betriebs werden die Transistoren Q19 und Q20 in 1 gebootstrapped, und werden nur um einen Basis-Emitter-Spannungsabfall rückwärts vorgespannt, so dass dies eine sehr sichere Spannung ist, um die Herstellungsprozesse für integrierte Hochgeschwindigkeitsschaltungen handzuhaben.
  • Die B1 Pufferschaltung 15 mit einer Eingangs-Vorspannungslöschung besitzt zwei beispielhafte repräsentative Implementierungen, die in 5 und 6 gezeigt sind. 5 zeigt eine erste Ausführungsform der Pufferschaltung 15, die in der PIN-Ansteuerungsschaltung 20 verwendet wird, die die vorliegende Architektur 10 umsetzt. Die erste Ausführungsform der Puffer schaltung 15 umfasst eine Bias-Schaltung 19, die mit dem Sperr-Puffer 15b verbunden ist. 6 zeigt eine zweite Ausführungsform der Pufferschaltung 15, die in der PIN-Ansteuerungsschaltung 20 verwendet wird, die die vorliegende Architektur 10 umsetzt. Die zweite Ausführungsform der Pufferschaltung 15 umfasst eine alternative Bias-Schaltung 19a, die mit dem Sperr-Puffer 15b verbunden ist.
  • In der ersten Architektur der Pufferschaltung 15 wird eine Kopie des Eingangsvorspannungsstroms erzeugt, der an dem Eingang der Pufferschaltung 15 (die mit der PIN-Ansteuerung 16 verbunden ist) gespiegelt wird, und der den Vorspannungsstrom auslöscht, der an dem Eingang der Pufferschaltung 15 erzeugt wird. Die zweite Architektur der Pufferschaltung 15 liefert einen Strom, der Alpha-Fehler in der Pufferschaltung 15 betrifft. Der Aufbau der zwei Pufferschaltungsarchitekturen liefert eine optimale Leistung im Hinblick auf Gleichspannungs- und Einschwingleistung und die Auswahl einer der Architekturen ist eine Funktion der Anwendung, in der die PIN-Ansteuerungsarchitektur 10 benutzt wird.
  • 7 zeigt den allgemeinen Aufbau der Pufferschaltung 15, die in 5 und 6 gezeigt ist. Die Bias-Schaltung 19 liefert einen il-Strom an den Eingang der Pufferschaltung 15 als Vorspannungsstrom, so dass die gesamte Eingangsvorspannung null ist. Die Kopie-Vorspannung versucht, den Eingangsstrom der Pufferschaltung 15 gleich null zu machen, so dass es keinen Leckstrom im Sperr-Modus gibt.
  • Somit wurde eine integrierte PIN-Ansteuerungsschaltungsarchitektur und Schaltung hoher Geschwindigkeit offenbart, die in kommerziellen automatischen Testgerät-Anwendungen verwendet werden kann. Es versteht sich, dass die zuvor beschriebenen Ausführungsformen rein beispielhaft für einige der vielen spezifischen Ausführungsformen stehen, die Anwendungen der Prinzipien der vorliegenden Erfindung darstellen. Es ist klar, dass viele und andere Anwendungen leicht von einem Durchschnittsfachmann vorgenommen werden können, ohne den Rahmen der Erfindung zu verlassen.

Claims (10)

  1. Architektur für eine PIN-Ansteuerungsschaltung (20) mit: einer PIN-Schaltung (16); einem ersten und einem zweiten Stromgenerator (11a, 11b), die eine Stromspiegelschaltung (11) bilden; einem ersten und einem zweiten Schalter (12a, 12b), die mit Ausgängen des ersten und des zweiten Stromgenerators (11a, 11b) verbunden sind; einer Summiervorrichtung (13), die mit den Ausgängen des ersten und des zweiten Schalters (12a, 12b) und einem Widerstand (RL) verbunden ist, und wobei eine Spannungskopie der Eingangsspannung (VH igh VLOW) am Widerstand (RL) in einem Aktivmodus der PIN-Ansteuerungsschaltung erzeugt wird; einem Aktiv-Puffer (15a) und einem Sperr-Puffer (15b); einem Modus-Schalter (14), der mit dem zweiten Schalter (12a, 12b), der Summiervorrichtung (13), dem Aktiv-Puffer (15a) und dem Sperr-Puffer (15b) verbunden ist, welcher Modusschalter betrieben wird, um die Spannungskopie, die an dem Widerstand ausgebildet wird, der PIN-Schaltung im Aktiv-Modus der PIN-Ansteuerungsschaltung (20) zuzuführen; einem dritten Schalter (17) mit Eingängen, die mit einem Stromausgang der Summiervorrichtung (13) und einem Stromausgang des Sperr-Puffers (15b) verbunden sind, und einem Aktiv/Sperr-Stromgenerator (18), der mit einem Ausgang des dritten Schalters (17) verbunden ist, der einen Offset-Strom an der Summiervorrichtung (13) im Aktivmodus der PIN- Ansteuerungsschaltung (20) produziert und den Sperr-Puffer im Sperrmodus der PIN-Ansteuerungsschaltung (20) mit Energie versorgt.
  2. Architektur nach Anspruch 1, dadurch gekennzeichnet, dass die Summiervorrichtung (13), der Modusschalter (17), der Aktiv-Puffer (15a) und der Sperr-Puffer (15b) eine Basis-Emitter-Sperr-Vorspannung an der PIN-Schaltung (16) erzeugen, die nicht größer ist als ein Diodenabfall entweder im Aktivmodus oder im Sperrmodus der PIN-Ansteuerungsschaltung.
  3. Architektur nach Anspruch 1, dadurch gekennzeichnet, dass Komponenten der Architektur (10) unter Verwendung von komplementären Metalloxidhalbleiter (CMOS) Transistoren aufgebaut sind.
  4. Architektur nach Anspruch 1, dadurch gekennzeichnet, dass Komponenten der Architektur (10) unter Verwendung komplementärer Galliumarsenid (GaAs) Transistoren aufgebaut sind.
  5. Architektur nach Anspruch 1, dadurch gekennzeichnet, dass die Architektur (10) unter Verwendung von Transistor-Logik (TTL) Schaltungen aufgebaut sind.
  6. Architektur nach Anspruch 1, dadurch gekennzeichnet, dass Komponenten der Architektur (10) unter Verwendung von emittergekoppelten Logik (ECL) Schaltungen aufgebaut sind.
  7. Architektur nach Anspruch 1, dadurch gekennzeichnet, dass Komponenten der Architektur (10) unter Verwendung von Bipolarlogikschaltungen aufgebaut sind.
  8. Architektur nach Anspruch 1, dadurch gekennzeichnet, dass Komponenten der Architektur (10) unter Verwendung von Differenzialfeldeffekttransistor (DFET) Galliumarsenid (GaAs) Transistoren aufgebaut sind.
  9. Architektur nach Anspruch 1, dadurch gekennzeichnet, dass Aktiv- und Sperr-Puffer eine Vorspannungs-Löschschaltung (15a, 15b) für die PIN-Schaltung mit einem sehr geringen Sperrmodus Reststrom liefern.
  10. Architektur nach Anspruch 1, dadurch gekennzeichnet, dass im Aktivmodus lineare Versionen der ersten und der zweiten Spannung von der Stromspiegelschaltung (11) an der PIN-Schaltung erzeugt werden.
DE69908096T 1998-12-23 1999-12-16 Integrierte schaltkreisarchitektur für schnelle pin-treiber für anwendungen bei kommerziellen automatischen testausrüstungen Expired - Fee Related DE69908096T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US219759 1998-12-23
US09/219,759 US6157224A (en) 1998-12-23 1998-12-23 High speed pin driver integrated circuit architecture for commercial automatic test equipment applications
PCT/US1999/030120 WO2000039928A1 (en) 1998-12-23 1999-12-16 High speed pin driver integrated circuit architecture for commercial automatic test equipment applications

Publications (2)

Publication Number Publication Date
DE69908096D1 DE69908096D1 (de) 2003-06-26
DE69908096T2 true DE69908096T2 (de) 2004-04-01

Family

ID=22820657

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69908096T Expired - Fee Related DE69908096T2 (de) 1998-12-23 1999-12-16 Integrierte schaltkreisarchitektur für schnelle pin-treiber für anwendungen bei kommerziellen automatischen testausrüstungen

Country Status (5)

Country Link
US (1) US6157224A (de)
EP (1) EP1057263B1 (de)
JP (1) JP3455520B2 (de)
DE (1) DE69908096T2 (de)
WO (1) WO2000039928A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1319937B1 (it) * 2000-03-03 2003-11-12 St Microelectronics Srl Dispositivo integrato con verifica di funzionalita'.
WO2002099449A1 (en) * 2001-01-10 2002-12-12 Analog Devices, Inc. Apparatus and method for driving circuit pins in a circuit testing system
US6737857B2 (en) 2001-01-10 2004-05-18 Analog Devices, Inc. Apparatus and method for driving circuit pins in a circuit testing system
US6677775B2 (en) 2001-01-10 2004-01-13 Analog Devices, Inc. Circuit testing device using a driver to perform electronics testing
US6717450B1 (en) 2002-05-13 2004-04-06 Telasic Communications, Inc. Monolithic I-load architecture for automatic test equipment
US20050146320A1 (en) * 2003-12-31 2005-07-07 Gohel Tushar K. Differential active load
KR100795027B1 (ko) * 2007-03-12 2008-01-16 주식회사 하이닉스반도체 반도체 집적 회로 및 이를 포함하는 반도체 패키지 모듈
US11125817B2 (en) * 2019-10-14 2021-09-21 Analog Devices, Inc. Compound pin driver

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4251742A (en) * 1979-04-09 1981-02-17 Rca Corporation Current source, as for switching PIN diodes
US4800294A (en) * 1988-01-25 1989-01-24 Tektronix, Inc. Pin driver circuit
US5179293A (en) * 1988-11-28 1993-01-12 Analog Devices, Inc. Bipolar output stage switching circuit
US5146159A (en) * 1991-02-01 1992-09-08 Schlumberger Technologies, Inc. Pin driver for in-circuit test apparatus
US5302859A (en) * 1991-11-14 1994-04-12 Harris Corporation Symmetric, high speed, voltage switching circuit possessing reverse voltage application immunity
US5377202A (en) * 1993-05-03 1994-12-27 Raytheon Company Method and apparatus for limiting pin driver offset voltages
US5357211A (en) * 1993-05-03 1994-10-18 Raytheon Company Pin driver amplifier
US5654655A (en) * 1994-05-27 1997-08-05 Advantest Corporation Driver circuit for semiconductor test system

Also Published As

Publication number Publication date
DE69908096D1 (de) 2003-06-26
US6157224A (en) 2000-12-05
EP1057263B1 (de) 2003-05-21
JP3455520B2 (ja) 2003-10-14
WO2000039928A1 (en) 2000-07-06
EP1057263A1 (de) 2000-12-06
JP2002534659A (ja) 2002-10-15

Similar Documents

Publication Publication Date Title
DE19525237A1 (de) Pegelschieberschaltung
DE69202157T2 (de) Lasertreiber zur Verwendung in einem optischen Plattenlaufwerk.
DE3787181T2 (de) Pegelumwandlungsschaltung.
DE69012602T2 (de) Gegenüber einer Metastabilität immune Flip-Flop-Anordnung.
DE68917111T2 (de) BICMOS-Treiberschaltung für CMOS-logische Schaltungen hoher Dichte.
DE69222275T2 (de) BICMOS-Bus-Ausgangstreiber kompatibel mit einem Mischspannungssystem
DE3339264C2 (de)
DE1762172C3 (de) Verknüpfungsschaltung mit Stromübernahmeschaltern
DE2900539C3 (de) Logische Schaltung
DE2358471A1 (de) Stromaufhebungsschaltung
DE3929351C1 (de)
DE19519624C2 (de) Treiberschaltung für ein Halbleiterprüfsystem
DE69908096T2 (de) Integrierte schaltkreisarchitektur für schnelle pin-treiber für anwendungen bei kommerziellen automatischen testausrüstungen
DE3937501A1 (de) Verfahren und vorrichtung zur erzeugung einer vorspannung
DE68916093T2 (de) Integrierte Schaltung.
DE3933986A1 (de) Komplementaerer stromspiegel zur korrektur einer eingangsoffsetspannung eines "diamond-followers" bzw. einer eingangsstufe fuer einen breitbandverstaerker
DE69413489T2 (de) Geregelter Spannungsquellengenerator der Bandgapbauart
DE2941870A1 (de) Logik-anordnung
DE69014035T2 (de) Pegelverschiebeschaltung zum Erzielen einer Hochgeschwindigkeits-Verarbeitung und einer verbesserten Ausgangsstrom-Speisefähigkeit.
DE69015904T2 (de) ECL/CML-Schaltungen mit Pseudo-Spannungsversorgungsschiene, Abschalttreiberschaltung und Verriegelungsschaltung.
DE2416534A1 (de) Komplementaer-symmetrische verstoerkerschaltung
DE3486360T2 (de) Differentialschalter.
DE3505308A1 (de) Monostabiler multivibrator
DE69015507T2 (de) TTL-ECL/CML-Umsetzer mit differentiellem Ausgang.
DE3687992T2 (de) TTL-Tristate-Ausgangsschaltung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee