SU1378049A1 - Мажоритарный элемент - Google Patents
Мажоритарный элемент Download PDFInfo
- Publication number
- SU1378049A1 SU1378049A1 SU864134571A SU4134571A SU1378049A1 SU 1378049 A1 SU1378049 A1 SU 1378049A1 SU 864134571 A SU864134571 A SU 864134571A SU 4134571 A SU4134571 A SU 4134571A SU 1378049 A1 SU1378049 A1 SU 1378049A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- transistors
- current
- base
- majority element
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к комбинационным логическим схемам на бипол рных транзисторах. Цель изобретени - повьппение быстродействи и снижение потребл емой мощности. Электрическа схема мажоритарного элемента построена на бипол рных транзисторах. Переключатель тока второго информационного входа используетс дл инвертировани входного сигнала, благодар , чему на базы транзисторов выходного переключател тока один из сигналов поступает в инверсной форме. Использование мажоритарного элемента, построенного на переключател х тока и работающего с однофазными входными сигналами, отсутствие переключател тока дл одного из информационных входов позвол ет достичь указанной выше цели. 1 йл. i (Л
Description
со sj
00
о 4 со
Изобретение относитс к импульсной технике, а точнее к комбинационньв 1 логическим схемам на бипол рных транзисторах .
Целью изобретени вл етс повышение быстродействи и снижение потребл емой мощности.
На чертеже представлена принципиальна схема мажоритарного элемента .
Мажоритарный злемент содержит первый 1, второй 2, третий 3, четвертый 4, п тый 5 и шестой 6 транзисторы.
ние напр жени , создаваемое на каждом из них током источника тока 17, равно 0,5 Up. Ток источника 19 вдвое превосходит ток источника 18, который создает на резисторах 9 и 10 падение напр жени в 0,5 U.
Когда уровни сигналов на входах 12 и 14 различны, логический уровень сигнала на выходе 15 повтор ет уровень сигнала на входе 13. Если же уровни сигналов на входах 12 и 14 равны, уровень сигнала на выходе 15 не зависит от состо ни сигнала на
первый 7, второй 8, третий 9, четвер-15 входе 13, и повтор ет логический
тый 10 резисторы, шины опорного напр жени 11, первый I2, второй 13, третий 14 входы, пр мой 15 и инверс- нь1й 16 выходы, первый 17, второй 18, третий 19 источники тока, диод 20 и шину питани 21
Коллекторы первого 1 и второго 2 транзисторов соединены соответственно с пр мым 15 и инверсным 16 выходами устройства и подключены через пер- вый 7 и второй 8 резисторы к шине питани 21. Первый 17, второй 18 и третий 19 источники тока подключены к эмиттерам соответственно транзисторов 1 и 2, 4 и 3, 5 и 6, база перво-, го транзистора 1 подключена через третий резистор 9 к шине питани 21 и соединена с коллекторами четвертого 4 и п того 5 транзисторов, база второго транзистора 2 подключена к шине питани 21 через четвертый резистор 10 и соединена с коллектором третьего транзистора 3 и с анодом диода 20, катод которого подключен
к первому входу 12, второй 13 и тре-40 коллекторами четвертого и п того
тий 14 входы соединены соответственно с базами четвертого 4 и п того 5 транзисторов, шина опорного напр жени 11 подключена к базам третьего 3 и шестого 6 транзисторов, а кол- лектор шестого транзистора 6 соединен с шиной питани 21.
Устройство работает следующим образом .
Мажоритарный элемент построен на переключател х тока и предполагаетс что он будет использоватьс совместно с элементами ЭСЛ типа. Поэтому величина перепада уровней его входных сигналов равна U (Up - напр - жение на открытом р-п-переходе), а конкретно и Е „ - Up , Е р - 211 о. Номиналы резисторов 7 и 8 выбраны таким образом, что паде0
5 0
5
уровень сигналов на входах 12 и 14. Таким образом, устройство соответствует по функциональному назначению мажоритарному элементу.
Мажоритарный элемент имеет повышенное быстродействие ввиду уменьшени узловых паразитных емкостей баз транзисторов выходного переключател тока и уменьшенную потребл емую мощность за счет сокращени числа источников тока.
Claims (1)
- Формула изобретениМажоритарный элемент, содержащий три входа, первый и второй транзисторы , эмиттеры которых соединены, коллекторы подключены соответственно к пр мому и инверсному выходам элемента и соединены соответственно через первьй и второй резисторы с шиной питани , эмиттеры третьего и четвертого транзисторов соединены, база первого транзистора соединена странзисторов и через третий резистор подключена к шине питани , база вто- рого транзистора соединена с коллектором третьего транзистора и подклю- чена через четвертьпЧ резистор к шине питани , шина опорного напр жени соединена с базами третьего и шестого транзисторов, первый вход элемента соединен с базой четвертого транзистора , второй вход элемента соединен с базой п того транзистора, отличающийс тем, что, с целью повышени быстродействи и снижени потребл емой мощности, в него введены три источника тока и диод, причем первый источник тока соединен с эмиттером первого транзистора, второй источник тока - с эмиттером третьего транзистора, третий источниктока - с эмиттером п того транзистора , коллектор шестого транзистора подключен к шине питани , третийвход элемента соединен с катодом диода, анод которого подключен к базе второго транзистора.73 7 1 XIгЧл75
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864134571A SU1378049A1 (ru) | 1986-10-15 | 1986-10-15 | Мажоритарный элемент |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864134571A SU1378049A1 (ru) | 1986-10-15 | 1986-10-15 | Мажоритарный элемент |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1378049A1 true SU1378049A1 (ru) | 1988-02-28 |
Family
ID=21262840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864134571A SU1378049A1 (ru) | 1986-10-15 | 1986-10-15 | Мажоритарный элемент |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1378049A1 (ru) |
-
1986
- 1986-10-15 SU SU864134571A patent/SU1378049A1/ru active
Non-Patent Citations (1)
Title |
---|
Мкртч н С.О. Проектирование логических устройств ЭВМ на нейтронных элементах. М.: Энерги , 1977, с.132, рис,5-1. Будинский Я. Логические цепи в цифровой технике. М.: Св зь, 1977, с. 49, рис.1.36. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4289978A (en) | Complementary transistor inverting emitter follower circuit | |
EP0027860B1 (en) | Complementary transistor, inverting emitter follower circuit | |
SU1378049A1 (ru) | Мажоритарный элемент | |
US5122682A (en) | Source-coupled fet-logic-type logic circuit | |
SU1262719A1 (ru) | Согласующее устройство | |
KR930006692Y1 (ko) | 쇼트키 다이오드를 이용한 스위칭 시간 단축회로 | |
SU1525871A1 (ru) | Синхронный Д-триггер | |
SU1027802A1 (ru) | Д-триггер | |
SU1637003A1 (ru) | Формирователь импульсов | |
SU993477A1 (ru) | Буферное логическое ТТЛ устройство | |
SU1011025A1 (ru) | Преобразователь уровн сигналов | |
SU1608745A1 (ru) | Дешифратор адреса | |
SU1336225A1 (ru) | Элемент транзисторно-транзисторной логики | |
SU1631714A1 (ru) | Логический элемент на переключении тока | |
SU1320896A1 (ru) | Микромощный инвертор | |
SU1309301A1 (ru) | Схема согласовани уровней ТТЛ-ЭСЛ | |
SU1727197A1 (ru) | Троичный триггер на ТТЛ-инверторах | |
SU621094A2 (ru) | Ключ | |
SU1290512A1 (ru) | Преобразователь уровн | |
SU683024A1 (ru) | Стабилизированный логический элемент | |
SU1181129A1 (ru) | Переключающее устройство | |
RU1810994C (ru) | Транзисторный ключ | |
SU1285589A1 (ru) | Логический элемент | |
SU1660135A1 (ru) | Триггер | |
SU1095408A1 (ru) | Логический элемент |