SU1011025A1 - Преобразователь уровн сигналов - Google Patents

Abstract

1. ПРЕОБРАЗОВАТЕЛЬ УРОВНЯ СИГНАЛОВ, содержавший входной дифференциальный переключатель тока на первом и втором транзисторах, эмиттеры которых подключены к генератору тока, базы - к входам устройства, и выходной ТТЛ каскад, эмиттер нижнего транзистора которого подключен к общей шине, а коллектор верхнего транзистора через резистор - к шине питани  j отличающийс  тем, что,- с целью повьшени  быстродействи  и уменьшени  потребл емой мощности, коллекторы первого и второго транзисторов подключены соответственно к эмиттерам третьего и четвертого транзисторов , базы которых подключены к общей шине, а коллекторы - соответственно к базам верхнего и нижнего транзисторов выходного ТТЛ каскада, коллектор нижнего транзистора которого подключен к выходу и через диод к эмиттеру верхнего транзистора, база которого через резистор подключена к шине питани , коллекторы п того и шестого транзисторов подключены к ши .не питани , базы - к источникам опорных напр жений, а эмиттеры соответственно через резистор и непосредственно подключены к коллекторам второго и третьего транзисторов. 2. Преобразователь по п.1, -о т л и ч а ющ и и с   тем, что, с целью его расширени  функциональных возможностей, введен управл ющий дифференциальный каскад, базы транзисторов которого подключены к стробируюсл щим входам устройства, эмиттеры - к генератору тока, а коллекторы - соответственно к эмиттерам транзисторов входного дифференциального переключател  тока и эмиттерам транзисторов триггера с непосредственными коллекторно-базовыми св з ми, коллекторы транзисторов которого подключены соответственно к коллекторам транзисторов входного дифференциального переключател  тока.

Description

Изобретение относитс  к импульсной технике и может быть использовано в компараторах напр жени , в выходных регистрах хранени , в частности в интегральных аналого-цифровых преобразовател х .

Известно устройство, содержащее входной дифференциальньш каскад, выходы которого подключен к входам двух выходных ТТЛ каскадов.

Недостатком устройства  вл етс  низкое быстродействие и больша  потребл ема  мощность.

Известен также ТЛЭС-ТТЛ преобразователь , содержап(ий входной дифференциапьньй переключатель тока на двух транзисторах, эмиттеры которых подключены к источнику тока, базы к входам устройства, и выходные ТТЛ каскады, эмиттеры нижних транзисторов которых подключены к общей шине, а коллекторы верхних транзисторов через резистор - к шине питани .

Недостатком такого преобразовател   вл етс  низкое быстродействие и больша  потребл ема  мощность.

Цель изобретени  - повышение быстродействи  и уменьшение потребл емой мощности преобразовател .

Дл  достижени  поставленной дели в преобразователе, содержащем входной дифференциальный переключатель тока на первом и втором транзисторах, эмиттеры которых подключены к генератору тока, базы - к входам устройства и выходной ТТЛ каскад, эмиттер нижнего транзистора которого подключен к общей шине, а коллектор верхнего транзистора - к шине питани , коллекторы первого и второго транзисторов подключены соответственно к эмиттерам третьего и четвертого транзисторов , базы которых подключены к общей шине, а коллекторы - соотв.етственно к базам верхнего и нижнего транзисторов выходного T17I.каскада, коллектор нижнего транзистора которого подключен к выходу и через диод к эмиттеру верхнего транзистора, база которого через резистор подключена к шине питани , базы - к источникам опорных напр жений, а эмиттеры соответственно через резистор, и непосредственно под1шючены к коллекторам вто рого и третьего транзисторов, а кроме того, введен управл ющий дифференциальньм каскад, базы транзисторов которого подключены к стробирующим

входам устройства, эмиттеры - к генератору тока, а коллекторы - соответственно к эмиттерам транзисторов входного дифференциального переключател  тока и к эмиттерам транзисторов триггера с непосредственными коллекторно-базовыми св з ми, коллекторы транзисторов.которого подключены соответственно к коллекторам транзисторов входного дифференциального переключател  тока.

На.фиг.1 приведена принципиальна  схема преобраз овател  дид)ференциальньгх сигналов в ТТЛ уровни; на фиг.2 принципиальна  схема стробируемого преобразовател  дифференциальных сигналов в ТТЛ уровни.

Преобразователь уровн  (фиг.1) содержит входной дифференциальный переключатель тока на первом и втором транзисторах 1, 2, эмиттеры которых подсоединены к генератору посто нного тока 3, их базы  вл ютс  входами 4 и 5 преобразовател , базы третьего и четвертого транзисторов 6, 7 соединены с общей шиной 8, их эмиттеры соединены соответственно с коллекторами первого и второго транзисторов 1, 2 коллектор третьего транзистора 6 соединен с базой нижнего транзистора 9 выходного ТТЛ каскада и через резистор 10 с эмиттером п того транзистора- 11, на базу которого подаетс  опорное напр жени  от источника опорного напр жени  12, ограничивающее степень насыщени  нижнего транзистора 9, коллектор п того транзистора 11 подключен к шине питани  13, коллектор третьего транзистора 7 подключен к базе верхнего транзистора- 14, эмиттер которого через пр мосмещенный диод 15 подключен к коллектору нижнего транзистора 9,  вл ющегос  выходом 16 преобразовател  уровн , коллектор BejDXHero транзистора 14 через резистор 17 подключен к шине питани  13, кроме того, коллектор транзистора 17 соединен через резистор 18 с шиной питани  13 и с эмиттером шестого транзистора 19, на базу которого подаетс  опорное напр жение от источника опорного .напр жени  20, а его коллектор соединен с шиной питани  13.

В схему преобразовател  уровн  (фиг.1) введен стробирующий триггерзащелка (фиг.2), содержащий входной дифференциальный переключатель тока на первом и втором транзисторах 1 2, 3to базы которых  вл ютс  входами 4 и 5 преобразовател , а коллекторы соединены соответственно через резисторы 21, 22 с эмиттерами третьего и четвертого транзисторов 6, 7, коллекторы транзисторов 23, 24 триггера непосредственно коллекторно-базовыми св з ми подключены соответственно к коллекторам первого и второго транзисторов 1, 2, эмиттеры которых подключены к коллектору одного из транзисторов 25 управл юр1его дифференциального каскада, коллектор другого транзистора которого 26 подключен к эмиттерам транзисторов 23 и 24 триггера, эмиттеры транзисторов 25, 26 управл ющего дифференциального каскада соединены с генератором посто нного тока 3, а их базы подключены к стробирующим входам 27, 28 устройства. Преобразователь (фиг,1) работает следующим образом. При подаче на входы 4, 5 дифференциального логического сигнала, например на вход 4 - логического О, а на вход 5 - соответственно логической 1, весь ток генератора посто нного тока 3 потечет через второй и четвертый транзисторы 2, 7 и создаст на резисторе 18 падение напр жени , при этом потенциал на базе верхнего транзистора 14 будет снижатьс  до величины , зафиксированной эмиттером шестого транзистора 19, у которого на базе установлено напр жение Ug, равное 0,7 В, таким образом верхний транзистор 14 будет надежно заперт. База нижнего транзистора 9 через токоограничивающий резистор 10 подключен к эмиттеру п того транзистора 11, на базе которого установлено напр жение U, , равное 1,7В, при этом нижний транзистор 9 открьтаетс , и на выходе преобразовател  урови  16 будет низкий потенциал, соответствующий логическому О ТТЛ элементов при изменении сигнала на диф ренциальных входах 4, 5 на обратный, т.е. на вход 4 подаетс  уровень, соответствующий логической 1, а на вход 5 соответствукмций логическому О, тогда ток генератора тока 3 потечет через первый и третий транзисторы 1, 6 5 и создаст на резисторе 10 падение напр жени , достаточное дл  запирани  нижнего транзистора 9, через резис тор 18 ток отсутствует, и на базе верхнего транзистора 14 будёт высокий потенциал, верхний транзистор 14 открыт , при этом на выходе преобразовател  будет высокий потенциал, соответствуюп1Ий логический 1 ТТЛ элементов . Работа стробируемого преобразовател  уровн , приведенного на фиг.2, практически не отличаетс  от приве- денного на фиг.1, за исключением наличи  возмсшности хранени  информа- ции, управление работой триггера с непосредственными каплекторно-базовыми св з ми осуществл етс  сигналом, подаваемым на стробирукицне входы 27, 28. Например, на вход 27 подан сигнал , соответствукиций логической 1, а на вход 28 - логическому О, ток генератора тока 3 потечет через транзистор 25 к эмиттерам первого и второго транзисторов 1, 2, при этом устройство будет находитьс  в режиме слежени  за информацией, подаваемой на входы 4, 5. При изменении сигнала управлени  на стробирующих входах 27$ 28 на обратные, т.е. на вход 27 подан логический О, а на вход 28 - логическа  1, ток от генератора тока 3 потечет через транзистор 26 на эмиттеры транзисторов 23, 24 триггера и триггер переключитс  в режим хранени  информации, котора  была на входах 4, 5, и преобразователь уровн  перестает принимать информацию по этим входам, пока не изменитс  управл кнций сигнал на стробирующих входах 27, 28. Предлагаемый преобразователь уровн  сигналов может быть реализован в интегральном исполнении в регистре последовательного приближени  быстродействующего аналого-цифрового преобразовател  в качестве выходного регистра хранени  информагщи, это позволит уменьшить потребл емую мощность  чейкой выходного регистра хранени  примерно до 10 мВт, при этом частота обновлени  информации достигает 40 мГц.

ф1/г.1

6

47 22

21

7 /70-Hil. вход

Claims (2)

1. ПРЕОБРАЗОВАТЕЛЬ УРОВНЯ СИГНАЛОВ, содержащий входной дифференциальный переключатель тока на первом и втором транзисторах, эмиттеры которых подключены к генератору тока, базы - к входам устройства, и выходной ТТЛ каскад, эмиттер нижнего транзистора которого подключен к общей шине, а коллектор верхнего транзистора через резистор - к шине питания отличающийся тем, что,· с целью повышения быстродействия и уменьшения потребляемой мощности, коллекторы первого и второго транзисторов подключены соответственно к эмиттерам третьего и четвертого транзисторов, базы которых подключены к общей шине, а коллекторы - соответственно к базам верхнего и нижнего транзисторов выходного ТТЛ каскада, коллектор нижнего транзистора которого подключен к выходу и через диод к эмиттеру верхнего транзистора, база которого через резистор подключена к шине питания, коллекторы пятого и шестого транзисторов подключены к шине питания, базы — к источникам опорных напряжений, а эмиттеры соответственно через резистор и непосредст венно подключены к коллекторам второго и третьего транзисторов.

2. Преобразователь по п.1, о т лича ю’щ и й с я тем, что, с целью его расширения функциональных возможностей, введен управляющий диф- q ференциальный каскад, базы транзисто- ® ров которого подключены к стробирую щим входам устройства, эмиттеры - к генератору тока, а коллекторы - соответственно к эмиттерам транзисторов входного дифференциального переключа теля тока и эмиттерам транзисторов триггера с непосредственными коллекторно-базовыми связями, коллекторы транзисторов которого подключены со ответственно к коллекторам транзисторов входного дифференциального переключателя тока.

SU ,.,1011025 >