KR900006047B1 - 전압 레벨 변환기 - Google Patents

전압 레벨 변환기 Download PDF

Info

Publication number
KR900006047B1
KR900006047B1 KR1019870007260A KR870007260A KR900006047B1 KR 900006047 B1 KR900006047 B1 KR 900006047B1 KR 1019870007260 A KR1019870007260 A KR 1019870007260A KR 870007260 A KR870007260 A KR 870007260A KR 900006047 B1 KR900006047 B1 KR 900006047B1
Authority
KR
South Korea
Prior art keywords
level
ttl
transistor
circuit
resistor
Prior art date
Application number
KR1019870007260A
Other languages
English (en)
Other versions
KR890003130A (ko
Inventor
김흥석
명찬규
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019870007260A priority Critical patent/KR900006047B1/ko
Priority to US07/215,294 priority patent/US5025180A/en
Priority to JP63168648A priority patent/JPH021610A/ja
Publication of KR890003130A publication Critical patent/KR890003130A/ko
Application granted granted Critical
Publication of KR900006047B1 publication Critical patent/KR900006047B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H03K19/01812—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

전압 레벨 변환기
제1도는 본 발명 회로도.
제2도, 제3도는 종래의 회로도.
* 도면의 주요부분에 대한 부호의 설명
Q1,-Q11: 트랜지스터 I1,-I1: 전류원
R1-R13: 저항 D1-D10: 다이오우드.
본 발명은 전압레벨 변환기에 관한 것으로 특히 TTL(Transistor Transistor Logic)레벨을 ECL(Emitter Coupled Logic)레벨로 변환함에 있어서 트랜지스터를 포화(Saturation)되지 않도록 회로 구성하여 레벨 변환 속도를 개선시킨 것이다. 빠른 속도로서 기능을 수행하는 LSI(Large Scale Integrated Circuit) 이상의 집적회로에서는 속도가 빠른 ECL회로를 많이 사용하고 있다. 그러나 일반적인 시스템의 외부 회로는 TTL로 구성되어 있는 경우가 많다.
이렇게 외부 논리는 TTL인고 집적회로 내부의 논리는 ECL로 구성될 경우 TTL레벨을 ECL레벨로 변환시키는 변환기(이하 TTL to ECL 레벨 변환기라 칭함)는 필수적인 것으로써 종래에도 많이 소개된 바 있으나 레벨을 변환하는 데 걸리는 시간이 문제가 되었다. 일반적으로 종래에 사용되는 TTL to ECL 레벨변환기는 제2도와 같이 TTL입력단을 사용하거나 제3도와 같이 DTL(Diode Transistor Logic) 입력만을 사용하고 있다.
그러나 DTL 입력만은 TTL보다 일반적으로 속도가 늦고 제2도와 같은 TTL 입력단에서는 트랜지스터(Q1)가 포화되는 현상으로 인하여 데이타의 처리 속도가 지연되는 문제점이 있었다.
본 발명의 목적은 상기한 문제점이 개선된 빠른 속도의 TTL to ECL레벨 변환기를 제공하기 위한 것이며, 상기 목적 달성을 위해 TTL to ECL레벨 변환기의 입력단을 에미터 커플드 페어 (Emitter Coupled Pair)로 구성함으로써 레벨 변환 속도를 높이도록하고 있다.
이하 첨부된 제1도의 본 발명 회로도에 의하여 본발명을 상세히 설명한다.
본 발명의 TTL to ECL레벨 변환기의 입력단에는 트랜지스터(Q1,Q2)와 저항(Rl,R2)으로서 에미터 커플드 페어를 구성하여 트랜지스터(Q1)의 에이스에는 TTL데이타 입력신호가 인가됨과 동시에 저항(R3)을 통하여 접지되어 있고, 트랜지스터(Q3)는 저항(R4)을 통하여 트랜지스터(Q1)의 베이스에 연결된다.
저항(R1,RV) 및 트랜지스터(Q4)는 트랜지스터(Q2,Q3)의 바이어스를 위한 것이고, 트랜지스터(Q4)의 바이어스를 위해서는 저항(R8,R9)에 의해 분압된 저항이 트랜지스터(Q4)의 베이스에 인가되도록 연결한다.
트랜지스터(Q1,Q2)의 각 콜렉터 신호는 트랜지스터(Q5-Q8)와 저항(R9,R10)과 전류원(I2,I3)으로 이루어진 레벨 이동 회로를 통하여 에미터 커플드 페어로 구성된 출력만의 트랜지스터(Q9,Q10)의 베이스로 인가되어 트랜지스터(Q9,Q10)의 콜렉터로 ECL레벨의 신호를 출력하도록 구성한다.
상기한 구성을 갖는 본 발명 회로의 동작을 설명하면 다음과 같다.
TTL 레벨의 입력데이타는 트랜지스터(Q1)의 베이스로 입력되고, 트랜지스터(Q2)의 베이스에는 TTL의 하이레벨과 로우레벨의 중간 레벨이 인가되어 있다. 구동하는 TTL회로로부터 입력되는 TTL레벨이 하이 일때는 TTL회로의 액티브 풀 업(Active Pull-up) 트랜지스터로부터 저항(R3)를 통하여 전류가 흐르고, 입력되는 TTL레벨이 로우 일때에는 트랜지스터(Q3)와 저항(R4)을 통하여 TTL회로의 액티브 풀 다운(Active Pull-down) 트랜지스터로 전류가 흘러 들어간다.
또한 트랜지스터(Q1)에 입력되는 TTL레벨이 트랜지스터(Q2)의 베이스에 인가된 기준 레벨과 비교되어, 전류원(I1)과 각 저항(R1,R2)에 의해 결정되는 내부 전압 레벨로 변화된 후 트랜지스터(Q5-Q8)와 저항(R9,R10)과 전류원(I2,R3)으로 구성된 레벨 이동회로에 의하여 트랜지스터(Q9,Q10)의 베이스에 인가되어, 트랜지스터(Q9,Q10)의 각 콜렉터에는 저항(R11,R12)에 의하여 결정되는 ECL레벨 신호가 출력되어 ECL회로로 입력된다.
상기한 바와같이 본 발명 회로에 의하면 TTL데이타를 받는 입력만을 에미터 커플드 페어로 구성하여 회로내의 어떤 트랜지스터도 포화되지 않으므로 변환 속도를 향상시키고, 또한 입력되는 TTL데이타가 하이레벨이면 구동하는 TTL회로의 풀 업 트랜지스터로부터 저항(R3)을 통하여 전류를 흘려주고 로우레밸이면 트랜지스터(Q3)와 저항(R4)을 통하여 구동하는 TTL회로의 풀 다운 트랜지스터로 전류를 흘려주는 경로를 만들어 줌으로써 구동하는 TTL회로의 속도를 높여줄 수 있는 이점이 있다.

Claims (1)

  1. 레벨 이동 회로와 에미터 커플드 페어 출력만을 구비하여 TTL회로와 ECL회로를 매칭시키기 위한 전압레벨 변환기에 있어서, TTL레벨 입력만을 트랜지스터(Q1,Q2) 및 저항(R1,R2)의 에미터 커플드 페어로 연결하여 TTL입력신호에 의하여 그 출력을 레벨 이동 회로로 인가하도록 연결하고, 상기 한 TTL입력신호가 하이레벨에서는 TTL회로의 풀업 트랜지스터로부터 접지된 저항(R3)을 통하여 전류가 흐르고 로우레벨에서는 트랜지스터(Q3)와 저항(R4)을 통하여 TTL회로의 풀 다운 트랜지스터로 전류가 흐르도륵 연결하며, 상기 한 트랜지스터(Q2,Q3)의 바이어스를 위해 저항(R5-R8) 및 트랜지스터(Q4)을 연결한 것을 특징으로 하는 전압레벨 변환기.
KR1019870007260A 1987-07-07 1987-07-07 전압 레벨 변환기 KR900006047B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019870007260A KR900006047B1 (ko) 1987-07-07 1987-07-07 전압 레벨 변환기
US07/215,294 US5025180A (en) 1987-07-07 1988-07-05 TTL to ECL voltage level translator
JP63168648A JPH021610A (ja) 1987-07-07 1988-07-06 電圧レベル変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870007260A KR900006047B1 (ko) 1987-07-07 1987-07-07 전압 레벨 변환기

Publications (2)

Publication Number Publication Date
KR890003130A KR890003130A (ko) 1989-04-12
KR900006047B1 true KR900006047B1 (ko) 1990-08-20

Family

ID=19262799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870007260A KR900006047B1 (ko) 1987-07-07 1987-07-07 전압 레벨 변환기

Country Status (3)

Country Link
US (1) US5025180A (ko)
JP (1) JPH021610A (ko)
KR (1) KR900006047B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124591A (en) * 1990-09-04 1992-06-23 International Business Machines Corporation Low power push pull driver
US5334886A (en) * 1992-11-13 1994-08-02 International Business Machines Corporation Direct-coupled PNP transistor pull-up ECL circuits and direct-coupled complementary push-pull ECL circuits
US5349253A (en) * 1992-12-17 1994-09-20 Vtc Inc. Logic translator interfacing between five-volt TTL/CMOS and three-volt CML
US5920729A (en) * 1996-04-30 1999-07-06 Vtc Inc. Apparatus for providing pair of complementary outputs with first and subcircuits to convert non-complementary and complementary inputs to first and second pair of complementary output
US6483345B1 (en) * 1999-06-23 2002-11-19 Nortel Networks Limited High speed level shift circuit for low voltage output
JP4821358B2 (ja) * 2006-02-15 2011-11-24 ミツミ電機株式会社 信号出力回路及び半導体集積回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3217237A1 (de) * 1982-05-07 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur pegelumsetzung
US4518876A (en) * 1983-03-30 1985-05-21 Advanced Micro Devices, Inc. TTL-ECL Input translation with AND/NAND function
US4527079A (en) * 1983-11-01 1985-07-02 Advanced Micro Devices, Inc. Integrated circuit device accepting inputs and providing outputs at the levels of different logic families
US4654549A (en) * 1985-06-04 1987-03-31 Fairchild Semiconductor Corporation Transistor-transistor logic to emitter coupled logic translator
JPH0763139B2 (ja) * 1985-10-31 1995-07-05 日本電気株式会社 レベル変換回路
US4700087A (en) * 1986-12-23 1987-10-13 Tektronix, Inc. Logic signal level conversion circuit
US4806800A (en) * 1987-11-20 1989-02-21 Tandem Computers Incorporated TTL-to-ECL input translator/driver circuit

Also Published As

Publication number Publication date
KR890003130A (ko) 1989-04-12
US5025180A (en) 1991-06-18
JPH021610A (ja) 1990-01-05

Similar Documents

Publication Publication Date Title
US4453095A (en) ECL MOS Buffer circuits
KR880008536A (ko) 반도체 논리회로
US3900746A (en) Voltage level conversion circuit
GB1245347A (en) Improved high speed logic circuit device
KR900006047B1 (ko) 전압 레벨 변환기
US5315179A (en) BICMOS level converter circuit
US5485110A (en) ECL differential multiplexing circuit
US4912344A (en) TTL output stage having auxiliary drive to pull-down transistor
KR890001287A (ko) 논리 레벨 변환기 회로
US5331225A (en) BiCMOS logic circuit with bipolar transistor and MOS transistor formed on the same semiconductor substrate
JP2987971B2 (ja) レベル変換回路
JPS6334652B2 (ko)
JPH02113720A (ja) 差動エミッタ―結合論理回路
EP0523747A1 (en) Latch circuit
US5132562A (en) Push-pull driver without input saturation or output leakage
KR940007955B1 (ko) Bicmos 구동회로
JP2770453B2 (ja) レベル変換回路
KR910010876A (ko) Ecl회로를 갖는 반도체 집적회로
KR900005700A (ko) 고스피드용 레벨시프트회로
JPH03147421A (ja) 半導体集積回路装置
KR890002590B1 (ko) Ecl 전압레벨을 ttl 전압레벨로 변환하는 고속 인터페이스 회로
JP3160925B2 (ja) Ｅｃｌ型半導体記憶装置
SU1045397A1 (ru) Логический элемент "исключительное ИЛИ
JPH02174420A (ja) Ｅｃｌ―ｔｔｌレベル変換回路
JPS6377218A (ja) 半導体論理回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 17

EXPY Expiration of term