JPH021610A - 電圧レベル変換器 - Google Patents

電圧レベル変換器

Info

Publication number
JPH021610A
JPH021610A JP63168648A JP16864888A JPH021610A JP H021610 A JPH021610 A JP H021610A JP 63168648 A JP63168648 A JP 63168648A JP 16864888 A JP16864888 A JP 16864888A JP H021610 A JPH021610 A JP H021610A
Authority
JP
Japan
Prior art keywords
ttl
level
transistor
resistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63168648A
Other languages
English (en)
Inventor
Heung S Kim
金　興錫
Chan K Myung
明　賛奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor and Telecomunications Co Ltd
Original Assignee
Samsung Semiconductor and Telecomunications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor and Telecomunications Co Ltd filed Critical Samsung Semiconductor and Telecomunications Co Ltd
Publication of JPH021610A publication Critical patent/JPH021610A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H03K19/01812—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電圧レベル変換器に関するもので、特にＴＴＬ
　（Ｔｒａｎｓｉｓｔｏｒ　Ｔｒａｎｓｉｓｔｏｒ　Ｌ
ｏｇｉｃ　）レベルをＥＣＬ（Ｅｍｉｔｔｅｒ　Ｃｏｕ
ｐｌｅｄ　Ｌｏｇｉｃ　）レベルに変換するにおいて、
トランジスタを飽和（５ａｔｕｒａｔｉｏｎ　）されな
いように回路を構成してレベル変換速度を改善したもの
である。
速い速度で機能を遂行するＬＳＩ　（Ｌａｒｇｅ　Ｓｃ
ａｌｅＩｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔ　）以上
の集積回路では速度が速いＥＣＬ回路を多く使用してい
る。しかし、一般的なシステムの外部回路はＴＴＬで構
成されている場合が多い。このように外部論理はＴＴＬ
であるし、集積回路内部の論理はＥＣＬにて構成される
場合ＴＴＬレベルをＥＣＬレベルに変換させる変換器（
以下ＴＴＬ　ｔｏ　ＥＣＬレベル変換器と称する）は必
須的なものであって、従来多く紹介されたことがあるが
レベルを変換するのに掛かる時間が問題である。
一般に従来使用されるＴＴＬ　ｔｏ　ＥＣＬレベル変換
器は、第２図の通り′ｒＴ′Ｌ入力端を使用するか、第
３図の通りＤＴＬ　（Ｄｉｏｄｅ　Ｔｒａｎｓｉｓｔｏ
ｒ　Ｌｏｇｉｃ　）入力端を使用している。
しかし、ＤＴＬ入力端はＴｖＩ’Ｌより一般に速度が遅
く第２図のようなＴＴＬ入力端ではトランジスタＱ０が
飽和される現状によりデーターの処理速度が遅くなる問
題点がある。
本発明の目的は、前記した問題点が改善された速い速度
のＴ′ＴＬ　ｔｏ　ＥＣＬレベル変換器を提供すること
にある。前記目的達成のためＴＴＬ　ｔｏ　ＥＣＬレベ
ル変換器の入力端をエミッタカップルペア（Ｅｍｉｔｔ
ｅｒ　Ｃｏｕｐｌｅｄ　Ｐａ１ｒ　）で構成するのによ
り変換速度を高めるようにしている。
以下、添付した第１図の本発明の回路図により詳細に説
明する。
本発明のＴＴＬ　ｔｏ　ＥＣＬレベルの変換器の入力端
にはトランジスタＱｌ、Ｑ２と抵抗Ｒ１，Ｒ２としてエ
ミッタカップルベアを構成して、トランジスタＱ□のベ
ースにはＴＴＬデーター入力信号が印加されると共に、
抵抗もを通じて接地されているし、トランジスタＱ３は
抵抗Ｒ４を通じてトランジスタＱ、のベースに連結され
る。
抵抗Ｒ５，Ｒ，及びトランジスタＱ４はトランジスタＱ
２．Ｑ３のバイアスのためのものであるし、トランジス
タＱ４のバイアスのためには抵抗馬、Ｒ８により分圧さ
れた電圧がトランジスタＱ４のベースに印加されるよう
に連結する。
トランジスタＱ１．Ｑ２の各コレクタ信号はトランジス
タＱ５〜Ｑ８と抵抗”９　ｙ　Ｒ１０と電流源工２．Ｉ
３からなる電圧レベル移動回路手段を通じてエミッタカ
ップルペアにて構成され電圧レベル変換器の出力回路に
て作動するトランジスタＱｇ　ｓ　Ｑ１０のベースに印
加され、トランジスタＱｇ　ｓ　ＱｌｏのコレクタでＥ
ＣＬレベルの信号を出力するように構成する。
前記の構成を有する本発明回路の動作を説明する。
ＴＴＬレベルの入力データーはトランジスタＱ１のベー
スに入力され、トランジスタＱ２のベースにはＴＴＬレ
ベルのハイレベルとローレベルの中間レベルが印加され
ている。駆動する外部ＴＴＬ回路から入力されるＴＴＬ
レベルがハイの時はＴＴＬ回路のプルアップ（ｐｕｌｌ
　−ｕｐ　）素子から抵抗馬を通じて電流が流れ、入力
されるＴＴＬレベルがローの時にはトランジスタＱ３と
抵抗Ｒ４を通じて外部ＴＴＬ回路のアクテイーブプルタ
ウン（Ａｃｔｉｖｅ　ｐｕｌｌ　−ｄｏｗｎ　）　）ラ
ンジスタに電流が流入する。
尚、トランジスタＱ１に入力されるＴＴＬレベルがトラ
ンジスタＱ２のベースに印加された中間レベルと比較さ
れ、電流源Ｉ０と各抵抗Ｒ１，Ｒ２により決定される内
部電圧レベルに変化されたのち、トランジスタＱ５〜Ｑ
８と抵抗”ｌＲ１０と電流源Ｉ２．Ｉ、にて構成された
電圧レベル移動回路手段によってトランジスタＱｇ　ｓ
　Ｑｌ□のベースに印加され、トランジスタＱｇ　＊　
Ｑｌｌ）の各コレクタには抵抗Ｒ□１．Ｒ１□によって
決定されるＥＣＬレベル信号が出力されＥＣＬ回路に入
力される。
前記した通り本発明によれば、ＴＴＬレベルのデーター
を受ける入力端をエミッタカップルベアに構成して回路
内のどのトランジスタも飽和しないから変換速度を向上
させるし、尚、人力されるＴＴＬレベルのデーターがハ
イレベルになると、駆動する外部のＴＴＬ回路のプルア
ップ素子から抵抗馬を通じて電流を流せ、ローレベルに
なるとトランジスタＱ３と抵抗Ｒ４を通じて駆動するＴ
ＴＬ回路のプルタウントランジスタに電流を流せる経路
を作るから、駆動するＴＴＬ回路の速度を高める利点が
ある。
【図面の簡単な説明】 第１図は本発明の回路図、 第２図および第３図は従来の回路図。 Ｑ１〜Ｑ１□・・・トランジスタ、１１〜■４・・・電
流源、Ｒ１−Ｒ１３・・・抵抗、Ｄ０〜Ｄ１ｏ・・・ダ
イオード。

Claims (1)

    【特許請求の範囲】
  1. （１）レベル移動回路とエミッタカップルペア出力端を
    具備してＴＴＬ回路とＥＣＬ回路をマッチングさせるた
    めの電圧レベル変換器において、 ＴＴＬレベル入力端をトランジスタＱ＿１、Ｑ＿２及び
    抵抗Ｒ＿１、Ｒ＿２のエミッタカップルペアにて連結し
    てＴＴＬ入力信号によつてその出力を電圧レベル移動回
    路手段にて印加するように連結し、前記したＴＴＬ入力
    信号がハイレベルではＴＴＬ回路のプルアップ素子から
    接地された抵抗Ｒ＿３を通じて電流が流れるし、ローレ
    ベルではトランジスタＱ＿３と抵抗Ｒ＿４を通じてＴＴ
    Ｌ回路のプルタウントランジスタに電流が流れるように
    連結し、前記したトランジスタＱ＿２、Ｑ＿３のバイア
    スのため抵抗Ｒ＿５、Ｒ＿８及びトランジスタＱ＿４を
    連結したことを特徴とする電圧レベル変換器。
JP63168648A 1987-07-07 1988-07-06 電圧レベル変換器 Pending JPH021610A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019870007260A KR900006047B1 (ko) 1987-07-07 1987-07-07 전압 레벨 변환기
KR87-7260 1987-07-07

Publications (1)

Publication Number Publication Date
JPH021610A true JPH021610A (ja) 1990-01-05

Family

ID=19262799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63168648A Pending JPH021610A (ja) 1987-07-07 1988-07-06 電圧レベル変換器

Country Status (3)

Country Link
US (1) US5025180A (ja)
JP (1) JPH021610A (ja)
KR (1) KR900006047B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124591A (en) * 1990-09-04 1992-06-23 International Business Machines Corporation Low power push pull driver
US5334886A (en) * 1992-11-13 1994-08-02 International Business Machines Corporation Direct-coupled PNP transistor pull-up ECL circuits and direct-coupled complementary push-pull ECL circuits
US5349253A (en) * 1992-12-17 1994-09-20 Vtc Inc. Logic translator interfacing between five-volt TTL/CMOS and three-volt CML
US5920729A (en) * 1996-04-30 1999-07-06 Vtc Inc. Apparatus for providing pair of complementary outputs with first and subcircuits to convert non-complementary and complementary inputs to first and second pair of complementary output
US6483345B1 (en) * 1999-06-23 2002-11-19 Nortel Networks Limited High speed level shift circuit for low voltage output
JP4821358B2 (ja) * 2006-02-15 2011-11-24 ミツミ電機株式会社 信号出力回路及び半導体集積回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4527079A (en) * 1983-11-01 1985-07-02 Advanced Micro Devices, Inc. Integrated circuit device accepting inputs and providing outputs at the levels of different logic families

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3217237A1 (de) * 1982-05-07 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur pegelumsetzung
US4518876A (en) * 1983-03-30 1985-05-21 Advanced Micro Devices, Inc. TTL-ECL Input translation with AND/NAND function
US4654549A (en) * 1985-06-04 1987-03-31 Fairchild Semiconductor Corporation Transistor-transistor logic to emitter coupled logic translator
JPH0763139B2 (ja) * 1985-10-31 1995-07-05 日本電気株式会社 レベル変換回路
US4700087A (en) * 1986-12-23 1987-10-13 Tektronix, Inc. Logic signal level conversion circuit
US4806800A (en) * 1987-11-20 1989-02-21 Tandem Computers Incorporated TTL-to-ECL input translator/driver circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4527079A (en) * 1983-11-01 1985-07-02 Advanced Micro Devices, Inc. Integrated circuit device accepting inputs and providing outputs at the levels of different logic families

Also Published As

Publication number Publication date
KR890003130A (ko) 1989-04-12
US5025180A (en) 1991-06-18
KR900006047B1 (ko) 1990-08-20

Similar Documents

Publication Publication Date Title
US4560888A (en) High-speed ECL synchronous logic circuit with an input logic circuit
JPH021610A (ja) 電圧レベル変換器
US5929688A (en) Level converter
KR940001568A (ko) 레벨 변환 회로
JPS6334652B2 (ja)
JPH0482319A (ja) 論理回路
JPS62190923A (ja) レベル変換回路
JPH023328B2 (ja)
JPH08293784A (ja) エミッタ結合型論理出力回路
JP2776201B2 (ja) フリップフロップ回路
JPH0236610A (ja) マスタースレーブ型ｄタイプフリップフロップ回路
JP2681937B2 (ja) フリツプフロツプ
JPS6070821A (ja) 入力回路
KR930011437A (ko) 전력소모를 감소시키는 기능을 갖는 바이폴라-상보형 금속 산화물 반도체(bicmos) 트랜지스터 트랜지스터 논리(ttl)회로
JP2681938B2 (ja) フリツプフロツプ
JP2718035B2 (ja) フリツプフロツプ
JP2672969B2 (ja) Ｅｃｌ回路
JPH01284114A (ja) バイポーラｃｍｏｓレベル変換回路
KR940007955B1 (ko) Bicmos 구동회로
JP2604110Y2 (ja) スイッチ回路
KR890002590B1 (ko) Ecl 전압레벨을 ttl 전압레벨로 변환하는 고속 인터페이스 회로
JPH04352511A (ja) フリップフロップ回路
JPS6123415A (ja) Ｅｃｌ−ｔｔｌレベル変換回路
JPS61120525A (ja) レベル変換回路
JPH06120808A (ja) Ｅｃｌ回路