KR940001568A - 레벨 변환 회로 - Google Patents

Abstract

본 발명은 레벨 변환 시간을 단축할 수 있고, 회로의 소자수, 소비 전류를 줄일 수 있고 또 제조 공정 등의 변화에 영향을 받지 않고 확실하게 ECL레벨을 CMOS레벨로 변환할 수 있는 레벨 변환 회로를 제공하는 것을 목적으로 한다.

CMOS출력 회로(22)에는 ECL레벨의 신호 Vin이 직접 공급되기 때문에 레벨 변환시간이 짧고, 회로의 수자수, 소비 전류를 줄일 수 있다. 비교 회로(23)은 제1기준 전압 발생 회호(24)에서 CMOS레벨의 중앙 전위에서 출력되는 제1기 준전압 V_ref1,과 제2기준 전압 발생 회로(25)에서 ECL 레벨의 중앙 전위로서 출력되는 제2기 준전압 V_ref2가 일치하도록 제1기준 전압 발생 회로(24) 및 CMOS출력회로(22)의 회로 임계값, 전압을 제어하기 때문에 CMOS 출력 회로의 임계값 전압은 ECL 레벨의 중앙 전위와 일치되어 ECL 레벨을 확실하게 CMOS 레벨로 변환할 수 있다.

Description

레벨 변환 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 한 실시예를 도시한 회로 구성도,

제2도는 제1도에 도시하는 회로의 동작을 설명하기 위한 도면,

제3도는 제1도에 도시하는 CMOS 출력 회로의 다른 실시예를 도시하는 회로도,

제4도는 제1도에 도시하는 제2기준 전위 발생 회로의 다른 실시예를 도시하는 회로도.

Claims (7)

1. ECL레벨의 전압이 입력되고 입력된 ECL레벨 전압을 CMOS레벨의 전압으로 변환함과 동시에 회로 임계값 전압을 가변할 수 있는 CMOS출력 회로(22), MOS트랜지스터에 의해 구성되고 제1도전형 트랜지스터와 제2도전형 트랜지스터의 칫수비로 결정되는 회로 임계값 전압을 제1기준 전압으로 발생시킴과 동시에 회로 임계값 전압을 가변할 수 있는 제1기준전압 발생회로(24) , 바이폴라 트랜지스터로 구성되고, ECL 레벨의 중앙 전위를 제2기준 전압으로서 발생시키는 제2기준전압 발생회로(25), 및 상기 제1, 제2기준 전압 발생회로에서 출력되는 제1, 제2기준전압이 일치하도록 제1기준 전압 발생회로 및 상기 CMOS출력 회로의 회로 임계값 전압을 제어 하는 비교 회로(23)을 구비하는 것을 특징으로 하는 레벨 변환회로.
2. 제1항에 있어서, 상기 CMOS 출력 회로는 게이트가 입력단(22a)에 접속되고 소스가 고전위 전원 Vcc에 접속되고, 드레인이 출력단(22d)에 접속된 제1도전형 트랜지스터(22b), 게이트가 상기 입력단에 접속되고 드레인이 상기 출력단에 접속된 제2도전형 제1트랜지스터(22c), 및 상기 제2도전형 제1트랜지스터의 소스, 저전위 전원 Vss와의 상호간에 설치되어 게이트로 가기 비교 회로의 출력 신호 Vco가 공급되는 제2도전형 제2트랜지스터(22e)로 구성되고, 상기 제1기준 전위 발생회로는 상기 CMOS출력 회로의 입력단과 출력단이 접속된 구성인 것을 특징으로 하는 레벨 변환 회로.
3. 제1항에 있어서, 상기 CMOS출력 회로는 게이트가 입력단(30)에 접속되고 드레인인 출력단(34)에 접속된 제1도전형 제1트랜지스터(31) 게이트가 상기 입력단에 접속되고, 소스가 저전위 전원 Vss에 접속되고, 드레인이 상기 출력단에 접속된 제2도전형 트랜지스터(32), 및 상기 제1도전청 제1트랜지스터외 소스와 고전위 전원 Vcc와의 상호간에 설치되어 게이트에 비해 상기 비례회로의 출력신호 Vco가 공급되는 제1도전형 제2트랜지스터(33)으로 구성되고, 상기 제1기준 전위 발생 회로는 상기 CMOS 출력 회로의 입력단과 출력단이 접속된 구성인 것을 특징으로 하는 레벨 변환회로.
4. 제1항에 있어서, 상기 CMOS출력 회로는 게이트가 입력단(40)에 접속되고, 드레인이 출력단(44)에 접속된 제1도전형 제1트랜지스터(41) 상기 제1도전형 제1트랜지스터의 소스와 고전위 전원 Vcc의 상호간에 설치되어 게이트로 상기 비교 회로의 출력 신 Vco가 공급되는 제1도전형 제2트랜지스터(43)게이트가 상기 입력단에 접속 되고 드레임이 상기 출력단에 접속된 제2도전형 제1트랜지스터(42), 및 상기 제2도전형 제1트랜지스터의 소스와 저전위 전원 Vss와의 상화간에 설치되어 게이트에 상호 비교 회로 출력 신호가 공급되는 제2도전형 제2트랜지스터(45)에 의해 구성되고, 상기 제1기준 전위 발생 회로는 상기 CMOS 출력 회로의 입력단과 출력단이 접속된 구성인 것을 특징으로 하는 레벨 변환회로.
5. 제1항에 있어서, 상기 제2기준 전위 발생 회로는 베이스가 기준 전위에 접속되고, 각 에미터가 정전류전원(25d)를 통해 저전위 전원 Vss에 접속되고, 각 콜렉터가 저항(25f 및 25g)를 통해서 각각 고전위 전원 Vss에 접속된 제1, 제2 NPN트랜지스터(25a 및 25b), 및 베이스가 상기 제2 NPN트랜지스터의 콜렉터에 접속되고, 콜렉터가 상기 고전위 전위에 접속되고, 에미터가 저항(55)를 통해서 상기 저전위 전원에 접속됨과 동시에 상기 비교회로의 반전 입력단에 접속된 제3 NPN트랜지스터 (25h)로 구성되는 것을 특징으로 하는 레벨 변환 회로.
6. 제1항에 있어서, 상기 제2기준 전위 발생 회로는 베이스가 기준 전위에 접속되고, 에미터가 정전류원(53)을 통해 저전위 전원 Vss에 접속되고, 콜렉터가 저항(55)를 통해 고전위 전원(Vcc)에 접속된 제1 NPN트랜지스터(52), 및 베이스가 상기 제2 NPN 트랜지스터의 콜렉터에 접속되고, 콜렉터가 상기 고전위 전원에 접속되고, 에미터가 저항(58)를 통해서 상기 저전위 전원에 접속됨과 동시에 상기 비교회로의 반전 입력단에 접속된 제2 NPN트랜지스터(56)으로 구성되는 것을 특징으로 하는 레벨 변환 회로.
7. 제1항에 있어서, 상기 제2기준 전위 발생 회로는 한 끝이 고전위 전원 Vcc에 접속되고, 다른 끝이 저전위 전원 Vss에 접속된 정전류원(62), 및 베이스가상기 정전류원의 한 끝에 접속되고, 콜렉터가 상기 고전위 전원에 접속되고 에미터가 저항 (67)을 통해 상기 저 전위 전원에 접속됨과 동시에 상기 반전회로의 반전 입력단에 접속된 NPN 트랜지스터(65)로 구성되는 것을 특징으로 하는 것율 특징으로 하는 레벨 변환 회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.