KR890000959A - 출력 인터페이스 회로 - Google Patents

출력 인터페이스 회로 Download PDF

Info

Publication number
KR890000959A
KR890000959A KR1019880006272A KR880006272A KR890000959A KR 890000959 A KR890000959 A KR 890000959A KR 1019880006272 A KR1019880006272 A KR 1019880006272A KR 880006272 A KR880006272 A KR 880006272A KR 890000959 A KR890000959 A KR 890000959A
Authority
KR
South Korea
Prior art keywords
circuit
output interface
transistor
interface circuit
output
Prior art date
Application number
KR1019880006272A
Other languages
English (en)
Other versions
KR910006696B1 (ko
Inventor
다께히사 하야시
겐이찌 이시바시
도시오 도이
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR890000959A publication Critical patent/KR890000959A/ko
Application granted granted Critical
Publication of KR910006696B1 publication Critical patent/KR910006696B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

출력 인터페이스 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 출력 인터페이스 회로의 1실시예를 나타낸 도면.
제4도는 그 동작을 설명하기 위한 파형도.
제5도는 본 발명에서 사용하는 제어회로의 동작을 설명하는 도면.

Claims (47)

  1. 상보적인 1쌍의 MOS트랜지스터(20,30)으로 되어 상기 1쌍의 MOS트랜지스터(20,30)의 게이트에서 입력신호를 받아들이는 CMOS회로, 상기 CMOS회로의 출력을 베이스에서 받아 에미터에서 출력신호를 얻는 바이폴라 트랜지스터(50), 상기 1쌍의 MOS트랜지스터(20,30)사이에 마련되어 출력 하강시에 상기 바이폴라 트랜지스터(50)이 OFF로 되는 레벨로 상기 CMOS회로의 출력의 저레벨을 제어하는 제어회로를 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  2. 특허청구의 범위 제1항에 있어서, 상기 제어회로는 상기 1쌍의 MOS트랜지스터(20,30)사이에 소오스와 드레인이 접속되고 게이트에 제어신호가 주어지는 MOS트랜지스터(10)으로 구성되어 있는 것을 특징으로 하는 출력 인터페이스 회로.
  3. 특허청구의 범위 제1항에 있어서, 상기 1쌍의 MOS트랜지스터(20,30)사이에 상기 제어회로와 병렬로 콘덴서(60)을 마련한 것을 특징으로 하는 출력 인터페이스 회로.
  4. 특허청구의 범위 제2항에 있어서, 게이트에서 상기 입력신호를 받고, 드레인은 상기 제어 회로를 구성하는 MOS트랜지스터(10)의 드레인에 접속되고 소오스는 제1의 전원(VDD1)에 접속된 MOS트랜지스터(40)을 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  5. 특허청구의 범위 제1항에 있어서, 상기 바이플라 트랜지스터(50)의 에미터에 접속되어 상기 출력신호의 저레벨을 클램프하는 수단(71,72)를 갖는 rt을 특징으로 하는 출력 인터페이스 회로.
  6. 특허청구의 범위 제1항에 있어서, 상기 바이폴라 트랜지스터(50)의 베이스에 전류를 공급하는 수단(75)를 갖는 것을 특징으로 하는 출력 인터페이스회로.
  7. 특허청구의 범위 제2항에 있어서, 상기 입력신호를 게이트에서 각각 받아들이는 상보적인 1쌍의 MOS트랜지스터(22,32)로 되는 제2의 CMOS회로, 베이스는 상기 제어회로를 구성하는 MOS트랜지스터(12)의 드레인에 접속되고, 클렉터는 상기 바이폴라트랜지스터(52)의 베이스에 접속되고, 에미터는 1쌍의 MOS트랜지스터(42,33)의 접속점(123)에 접속된 제2의 바이폴라트랜지스터(55)를 갖는 것을 특징으로 하는 출력 인터페이스의 회로.
  8. 특허청구의 범위 제7항에 있어서, 상기 바이폴라 트랜지스터(52)의 베이스에 전류를 공급하는 전류공급수단(185)를 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  9. 특허청구의 범위 제1항에 있어서, 사이 제어회로에 제어신호를 공급하는 제어신호 발생회로(600)을 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  10. 특허청구의 범위 제9항에 있어서, 상기 제어신호 발생회로는 상기 CMOS회로가 접속되는 제1, 제2의 전원(VDD1, VSS1)을 분압하는 것에 의해 상기 제어신호를 얻는 것을 특징으로 하는 출력 인터페이스 회로.
  11. 특허청구의 범위 제9항에 있어서, 상기 제어신호 발생회로(600)은 상기 제어회로와 등가인 회로, 상기 등가인 회로에 기준전압을 공급하는 기준전압 발생수단(175), 상기 등가인 회로에 흐르는 전류를 전압으로 변환하는 저항수단(130), 상기 전압을 증폭하는 인버터(140)으로 되어 상기 인버터(140)의 출력을 상기 등가인 회로로 구환함과 동시에 상기 제어신호로써 얻는 것을 특징으로 하는 출력 인터페이스 회로.
  12. 특허청구의 범위 제7항에 있어서, 상기 제어회로와 등가인 회로, 상기 등가인 회로에 기준전압을 공급하는 기준전압발생수단(275), 상기 등가인 회로에 흐르는 전류를 베이스에서 받고 상기 제2의 바이폴라 트랜지스터(55)와 등가인 바이폴라 트랜지스터(255), 상기 이폴라 트랜지스터(255)의 콜렉터 전류를 전압으로 변환하는 저항수단(220), 상기 전압을 증폭하는 인버터(240)으로 되어 이 인버터(240)의 출력을 상기 등가인 회로로 귀환함과 동시에 상기 제어신호로써 얻는 제어신호 발생회로(610)을 갖는 것을 특징으로 하는 출력 인터페이스회로.
  13. CMOS레벨의 신호를 받아들이는 CMOS인버터, 상기 CMOS인버터의 출력을 받아들여 ECL 레벨의 신호를 출력하는 에미터 플로워 트랜지스터(50), 상기 트랜지스터의 베이스에 접속되고 상기 트랜지스터의 베이스 전위가 상기 ECL레벨의 저레벨에 대해 0.5V~0.8V 높은 소정의 전위까지 저하했을 때 상기 트랜지스터의 베이스에 흐르는 전류를 제어하는 회로를 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  14. 특허청구의 범위 제13항에 있어서, 상기 전류를 제어하는 회로는 상기 CMOS인버터를 구성하는 1쌍의 상보적인 MOS트랜지스터(20,30)사이에 마련되어 제어신호를 게이트에서 받아들이는 MOS트랜지스터(10)으로 구성되어 있는 것을 특징으로 하는 출력 인터페이스 회로.
  15. 특허청구의 범위 제14항에 있어서, 상기 1쌍의 MOS트랜지스터(20,30)사이에 상기 제어회로와 병렬로 콘덴서(60)을 마련한 것을 특징으로 하는 출력 인터페이스 회로.
  16. 특허청구의 범위 제14항에 있어서, 게이트에서 상기 입력신호를 받고, 드레인은 상기 제어 회로를 구성하는 MOS트랜지스터(10)의 드레인에 접속되고, 소오스는 제1의 전원(VDD1)에 저속된 MOS트랜지스터(40)을 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  17. 특허청구의 범위 제13항에 있어서, 상기 에미터 플로워 트랜지스터(50)의 에미터에 접속되어 상기 출력신호의 저레벨을 클램프하는 수단(71,72)를 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  18. 특허청구의 범위 제13항에 있어서, 상기 에미터 플로워 트랜지스터(50)의 베이스에 전류를 공급하는 수단(75)를 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  19. 특허청구의 범위 제13항에 있어서, 상기 제어회로에 제어신호를 공급하는 제어신호 발생회로(600)을 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  20. 특허청구의 범위 제19항에 있어서, 상기 제어신호 발생회로(600)은 상기 CMOS인버터가 접속되는 제1, 제2의 전원(VDD1,VSS1)을 분압하는 것에 의해 상기 제어신호를 얻는 것을 특징으로 하는 출력 인터페이스 회로.
  21. 특허청구의 범위 제19항에 있어서, 상기 제어신호 발생회로(600)은 상기 제어히로와 등가인 회로(110), 상기 등가인 회로에 기준전압을 공급하는 기준전압 발생수단(175), 상기 등가인 회로에 흐르는 전류를 전압으로 변환하는 저항수단(130), 상기 전압을 증폭하는 인버터(140)으로 되어 상기 인버터(140)의 출력을 상기등가인 회로로 귀환함과 동시에 상기 제어신호로써 얻는 것을 특징으로 하는 출력 인터페이스 회로.
  22. 특허청구의 범위 제14항에 있어서, 상기 입력신호를 게이트에서 각각 받아들이는 상보적인 MOS트랜지스터(22,32)로 되는 제2의 CMOS 인버터, 베이스는 상기 제어회로를 구성하는 MOS트랜지스터(12)의 드레인에 접속되고, 콜렉터는 상기 바이폴라 트랜지스터(52)의 베이스에 접속되고, 에미터는 1쌍의 MOS트랜지스터(42,33)의 접속점(123)에 접속된 제2의 바이폴라트랜지스터(55)를 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  23. 특허청구의 범위 제22항에 있어서, 상기 바이폴라 트랜지스터(52)의 베이스에서 전류를 공급하는 공급수단(185)을 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  24. 특허청구의 범위 제22항에 있어서, 상기 제어회로와 등가인회로, 상기 등가인 회로에 기준전압을 공급하는 기준전압 발생수단(275), 상기 등가인 회로에 흐르는 전류를 베이스에서 받고, 상기 제2의 바이폴라 트랜지스터(55)와 등가인 바이폴라 트랜지스터(255), 상기 바이폴라 트랜지스터(255)의 콜렉터 전류를 전압으로 변환하는 저항수단(220), 상기 전압을 증폭하는 인버터(240)으로 되어 이 인버터(240)의 출력을 상기 등가인 회로로 귀환함과 동시에 상기 제어신호로써 얻은 제어신호 발생회로(610)을 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  25. 상보적인 1쌍의 MOS트랜지스터(20,30)으로 되어 상기 1쌍의 MOS트랜지스터(20,30)의 게이트에서 입력 신호를 받아들이는 CMOS인버터, 상기 CMOS인버터의 출력을 베이스에서 받아 에미터에서 출력신호를 얻는 바이폴라 트랜지스터(50), 상기 1쌍의 MOS트랜지스터(20,30) 사이에 마련되어 상기 CMOS회로의 출력의 저레벨을 상기 바이폴라 트랜지스터의 출력신호의 저레벨에 대해 0.5V~0.8V 높은 소정의 레벨보다 저하하지 않도록 제어하는 제어회로를 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  26. 특허청구의 범위 제25항에 있어서, 상기 제어회로는 상기 1쌍의 MOS트랜지스터(20,30)사이에 소오스와 드레인이 접속되어 게이트에 제어신호가 주어지는 MOS트랜지스터(10)으로 구성되어 있는 것을 특징으로 하는 출력 인터페이스 회로.
  27. 특허청구의 범위 제26항에 있어서, 상기 1쌍의 MOS트랜지스터(20,30) 사이에 상기 제어신호와 병렬로 콘덴서(60)을 마련한 것을 특징으로 하는 출력 인터페이스 회로.
  28. 특허청구의 범위 제27항에 있어서, 게이트에서 상기 입력신호를 받고, 드레인은 상기 제어 회로를 구성하는 MOS트랜지스터(10)의 드레인에 접속되고, 소오스는 제1의 전원(VDD1)에 접속된 MOS트랜지스터(40)을 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  29. 특허청구의 범위 제28항에 있어서, 상기 바이폴라 트랜지스터(50)의 베이스에 전류를 공급하는 수단(75)을 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  30. 특허청구의 범위 제25항에 있어서, 상기 제어회로에 제어신호를 공급하는 제어신호 발생회로(600)을 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  31. 특허청구의 범위 제30항에 있어서, 상기 제어신호 발생회로(600)은 상기 제어회로와 등가인 회로(110), 상기등가인 회로에 기준전압을 공급하는 기준 전압 발생수단(175), 상기 등가인 회로에 흐르는 전류를 전압으로 변환하는 저항수단(130), 상기 전압을 증폭하는 인버터(140)으로 되어 상기 인버터(140)의 출력을 상기 등가인 회로로 귀환함과 동시에 상기 제어신호로써 얻는 것을 특징으로 하는 출력 인터페이스 회로.
  32. 상보적인 1쌍의 MOS트랜지스터(20,30)으로 되어 상기 1쌍의 MOS트랜지스터(20,30)의 게이트에서 입력신호를 받아들이는 CMOS회로, 상기 CMOS회로의 출력을 베이스에서 받아 에미터에서 출력신호를 얻은 바 이폴라 트랜지스터(50), 1쌍의 MOS트랜지스터(20,30)사이에 마련되어 상기 바이폴라 트랜지스터가 거의 OFF로 되는 소정 레벨까지 상기 바이폴라 트랜지스터의 베이스 전위가 저하했을 때 상기 트랜지스터의 베이스에 흐르는 전류를 제어하는 회로를 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  33. 특허청구의 범위 제32항에 있어서, 상기 제어회로는 상기 1쌍의 MOS트랜지스터(20,30)사이에 소오스와 드레인이 접속되고 게이트에 제어신호가 주어지는 MOS트랜지스터(10)으로 구성되어 있는 것을 특징으로 하는 출력 인터페이스 회로.
  34. 특허청구의 범위 제33항에 있어서, 상기 제어회로에 제어신호를 공급하는 제어신호 발생회로(600)을 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  35. 특허청구의 범위 제34항에 있어서, 상기 제어신호 발생회로(600)은 상기 제어회로와 등가인 회로(110), 상기 등가인 회로에 기준전압을 공급하는 기준전압 발생수단(175), 상기 등가인 회로에 흐르는 전류를 전압으로 변환하는 저항수단(130), 상기 전압을 증폭하는 인버터(140)으로 되어 상기 인버터(140)의 출력을 상기 등가인 회로로 귀환함과 동시에 상기 제어신호로써 얻는 것을 특징으로 하는 출력 인터페이스 회로.
  36. 특허청구의 범위 제35항에 있어서, 상기 1쌍의 MOS트랜지스터(20,30)사이에 상기 제어 회로와 병렬로 콘덴서(60)을 마련한 것을 특징으로 하는 출력 인터페이스 회로.
  37. 특허청구의 범위 제36항에 있어서, 게이트에서 상기 입력신호를 받고, 드레인은 상기 제어회로를 구성하는 MOS트랜지스터(10)의 드레인에 접속되고 소오스는 제1의 전원(VDD1)에 접속된 MOS트랜지스터(40)을 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  38. 특허청구의 범위 제37항에 있어서, 상기 바이폴라트랜지스터(50)의 베이스에 전류를 공급하는 수단(75)를 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  39. 소오스가 제1의 전원(VDD1)에 접속된 제1의 P찬넬형 MOS트랜지스터(20), 소오스가 제2의 전원(VSS1)에 접속된 제1의 N찬넬형 MOS트랜지스터(30), 에미터가 출력단자에 집속되고 콜레터가 제3의 전원(VDD2)에 접속된 제1의 NPN형 바이폴라 트랜지스터(50)을 가지며, 상기 제1의 P찬넬형 MOS트랜지스터(20)과 제1의 N찬넬형 MOS트랜지스터(30)의 게이트가 공통으로 입력단자에 접속되던가 또는 입력단자의 신호에 따라서 발생되는 동일극성, 동일진폭의 신호가 각각의 게이트에 입력되고, 출력상승시 상기 제1의 NPN형 바이폴라 트랜지스터(50)의 베이스 전류가 상기 제1의 P 찬넬형 MOS트랜지스(20)의 드레인을 거쳐서 공급되고,출력 하강시 상기 제1의 NPN형 바이폴라 트랜지스터(50)의 베이스 전하를 방전시키기 위한 전류가 상기 제1의N찬넬형 MOS트랜지스터(30)의 드레인을 거쳐서 흐르는 출력 인터페이스 회로에 있어서, 출력 하강시 상기 제1의 NPN형 바이폴라트랜지스터(50)의 베이스와 상기 제1의 N찬넬형 MOS트랜지스터(30)의 드레인 사이에 흐르는 전류를 상기 제1의 NPN형 바이폴라 트랜지스터(50)의 베이스 전위가 출력단자의 저레벨에서 0.5V~0.8V높은 소정의 전위까지 저했을 때 제어하는 회로를 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  40. 특허청구의 범위 제39항에 있어서, 상기 전류를 제어하는 회로는 소오스가 상기 제1의 NPN형 바이폴라 트랜지스터(50)의 베이스에 접속되고, 드레인이 상기 제1의 N찬넬형 MOS트랜지스터(30)의 드레인에 접속되고, 게이트에 상기 소정의 전위를 규정하기 위한 제어전압이 주어지는 제2의 P찬넬형 MOS트랜지스터(10)으로 구성되는 것을 특징으로 하는 출력 인터페이스 회로.
  41. 특허청구의 범위 제40항에 있어서, 상기 제1의 N찬넬형 MOS트랜지스터(30)의 드레인과 상기 제2의 P찬넬형 MOS트랜지스터(10)의 드레인의 접속점(102)와 상기 제1의 NPN형 바이폴라트랜지스터(50)의 베이스 사이에 콘덴서(60)을 마련한 것을 특징으로 하는 출력 인터페이스 회로.
  42. 특허청구의 범위 제41항에 있어서, 상기 제1의 N찬넬형 MOS트랜지스터(30)의 드레인에 드레인이 접속되고, 소오스가 상기 제1의 전원(VDD2)에 접속되고, 게이트가 상기 제1의 P찬넬형 MOS트랜지스터(20)의 게이트와 공통으로 접속된 제3의 P찬넬형 MOS트랜지스터(40)을 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  43. 특허청구의 범위 제42항에 있어서, 상기 제2의 P찬넬형 MOS트랜지스터(10)과 동일 형상의 제4의 P찬넬형 MOS트랜지스터(110)의 소오스와 상기 제1의 전원(VDD1)사이에 기준전압 발생수단(175)를 마련하고, 상기 제4의 P찬넬형 MOS트랜지스터(110)에 흐르는 전류를 전압으로 변환하기 위한 저항수단(130), 상기 전압을 증폭하기 위해 짝수단 종속 접속된 인버터, 상기 인버터의 출력을 상기 제4의 P찬넬형 MOS트랜지스터(110)의 게이트로 귀환하는 수단을 포함하며, 상기 인버터의 출력을 상기제어 전압으로 하는 것을 특징으로 하는 출력 인터페이스 회로.
  44. 특허청구의 범위 제39항에 있어서, 상기 제1의 NPN형 바이폴라 트랜지스터(50)의 베이스와 상기 제1의 전원사이에 전류공급수단(5)를 갖는 것을 특징으로 하는 출력 인터페이스 회로.
  45. 특허청구의 범위 제43항에 있어서, 상기 전류공급수단(75)는 저항, 다이오드, 게이트에 일정전압이 주어진 MOS트랜지스터, 드레인과 게이트가 접속된 MOS트랜지스터 또는 이것에 직렬, 병렬 접속으로 구성되는 것을 특징으로 하는 출력 인터페이스 회로.
  46. 특허청구의 범위 제43항에 있어서, 상기 기준전압 발생수단(175)는 저항수단, 다이오드 또는 이것에 직렬, 병렬 접속 구성을 사용해서 여기에 흐르는 전류에 의한 전압 강하를 사용하는 것을 특징으로 하는 출력 인터페이스 회로.
  47. 특허청구의 범위 제43항에 있어서, 상기 저항수단은 반도체의 확산 저항층, 폴리실리콘 층을 사용한 저항 또는 MOS트랜지스터의 드레인, 소오스 사이의 저항을 사용해서 구성되는 것을 특징으로 하는 출력 인터페이스 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880006272A 1987-06-05 1988-05-27 출력 인터페이스회로 KR910006696B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-139727 1987-06-05
JP62139727A JP2585599B2 (ja) 1987-06-05 1987-06-05 出力インタ−フエ−ス回路

Publications (2)

Publication Number Publication Date
KR890000959A true KR890000959A (ko) 1989-03-17
KR910006696B1 KR910006696B1 (ko) 1991-08-31

Family

ID=15251983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880006272A KR910006696B1 (ko) 1987-06-05 1988-05-27 출력 인터페이스회로

Country Status (3)

Country Link
US (1) US4849660A (ko)
JP (1) JP2585599B2 (ko)
KR (1) KR910006696B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2593894B2 (ja) * 1987-11-16 1997-03-26 富士通株式会社 半導体記憶装置
JPH0814781B2 (ja) * 1988-07-18 1996-02-14 三菱電機株式会社 Ｉｃメモリカード
US4942398A (en) * 1989-03-21 1990-07-17 Unisys Corporation Digital signal translator having compensation for P-channel and N-channel threshold voltage shifts
US4968905A (en) * 1989-08-25 1990-11-06 Ncr Corporation Temperature compensated high speed ECL-to-CMOS logic level translator
DE3929351C1 (ko) * 1989-09-04 1990-10-11 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
US5019726A (en) * 1989-10-13 1991-05-28 Advanced Micro Devices, Inc. BiCMOS ECL-to-CMOS conversion circuit
US5045730A (en) * 1989-12-22 1991-09-03 Gte Laboratories Incorporated Electrical circuitry providing compatibility between different logic levels
US5030854A (en) * 1990-04-05 1991-07-09 Gazelle Microcircuits, Inc. Translator circuit for converting ECL type signals to TTL type signals
US5019728A (en) * 1990-09-10 1991-05-28 Ncr Corporation High speed CMOS backpanel transceiver
US5160859A (en) * 1990-10-22 1992-11-03 National Semiconductor Corporation Synchronous internal clock distribution
US5155391A (en) * 1990-10-22 1992-10-13 National Semiconductor Corporation Synchronous internal clock distribution
JP2586071Y2 (ja) * 1991-10-24 1998-12-02 日本電気株式会社 レベル変換回路
US5225721A (en) * 1991-12-18 1993-07-06 Unisys Corporation Signal translator for interconnecting CMOS and BiCMOS logic gates
JPH05315937A (ja) * 1992-05-12 1993-11-26 Fujitsu Ltd Ｃｍｏｓ／ｅｃｌレベル変換回路
US6121794A (en) * 1998-11-24 2000-09-19 National Semiconductor Corporation High and low voltage compatible CMOS buffer
JP2000323938A (ja) 1999-05-10 2000-11-24 Alps Electric Co Ltd 信号レベル調整回路
US6362652B1 (en) 1999-12-20 2002-03-26 Fujitsu Microelectronics, Inc. High voltage buffer for submicron CMOS
JP2007227625A (ja) * 2006-02-23 2007-09-06 Toshiba Microelectronics Corp 半導体集積回路及びそのレイアウト設計方法
US9964299B2 (en) * 2011-09-02 2018-05-08 Sharkninja Operating Llc Steam generator
CN112764011A (zh) * 2020-12-25 2021-05-07 武汉万集信息技术有限公司 兼容源型和漏型接口电路的输出电路和方法及激光雷达

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649843A (en) * 1969-06-26 1972-03-14 Texas Instruments Inc Mos bipolar push-pull output buffer
US4366397A (en) * 1979-06-29 1982-12-28 Hitachi, Ltd. Level conversion circuit
US4645951A (en) * 1983-08-31 1987-02-24 Hitachi, Ltd. Semiconductor integrated circuit having a C-MOS internal logic block and an output buffer for providing ECL level signals
KR900000830B1 (ko) * 1984-06-25 1990-02-17 후지쑤 가부시끼가이샤 상보형(相補型) Bi-MIS 게이트 회로
US4646124A (en) * 1984-07-30 1987-02-24 Sprague Electric Company Level shifting BIMOS integrated circuit
JPH0738583B2 (ja) * 1985-01-26 1995-04-26 株式会社東芝 半導体集積回路
US4656372A (en) * 1985-11-25 1987-04-07 Ncr Corporation CMOS to ECL interface circuit
JPS62159916A (ja) * 1986-01-09 1987-07-15 Toshiba Corp レベル変換回路
JPS62230222A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 入力回路
JPS6382123A (ja) * 1986-09-26 1988-04-12 Mitsubishi Electric Corp 駆動回路
US4794317A (en) * 1987-12-18 1988-12-27 Texas Instruments Incorporated ECL-to-CMOS level conversion for use in ECL-BiCMOS circuit

Also Published As

Publication number Publication date
JPS63304718A (ja) 1988-12-13
KR910006696B1 (ko) 1991-08-31
US4849660A (en) 1989-07-18
JP2585599B2 (ja) 1997-02-26

Similar Documents

Publication Publication Date Title
KR890000959A (ko) 출력 인터페이스 회로
US4612497A (en) MOS current limiting output circuit
KR940001251B1 (ko) 전압 제어회로
US4713600A (en) Level conversion circuit
US4920284A (en) CMOS level converter circuit with reduced power consumption
KR880001113A (ko) 스위칭 가능한 부하 임피던스를 지닌 ecl 게이트
US4779016A (en) Level conversion circuit
KR940010676B1 (ko) 반도체 집적회로장치
US4806799A (en) ECL to CMOS translator
US20030151448A1 (en) Negative voltage output charge pump circuit
KR880010576A (ko) 논리회로
US4405871A (en) CMOS Reset circuit
US4864159A (en) ECL to CMOS transition amplifier
JPH03149920A (ja) 電圧変換器
US5467044A (en) CMOS input circuit with improved supply voltage rejection
KR900019365A (ko) 고속 ecl/cml-ttl 트랜슬레이터 회로
KR970008836A (ko) 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자
JPH01288010A (ja) ドライバ回路
US7667519B2 (en) Biasing circuit for pass transistor for voltage level translator circuit
KR870009478A (ko) 입력회로
KR930007095A (ko) 조정된 바이폴라 시모스 출력 버퍼
US6753707B2 (en) Delay circuit and semiconductor device using the same
KR970060218A (ko) 단일의 전하 인출 트랜지스터를 갖는 논리 회로 및 이를 사용한 반도체 집적 회로
US4307308A (en) Digital signal conversion circuit
KR910013731A (ko) Ttl 게이트 전류원 제어형과 구동 및 클램프회로와 함께 사용하는 고속 ecl/cml-ttl트랜슬레이터 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050801

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee