JP2000323938A - 信号レベル調整回路 - Google Patents
信号レベル調整回路Info
- Publication number
- JP2000323938A JP2000323938A JP11129128A JP12912899A JP2000323938A JP 2000323938 A JP2000323938 A JP 2000323938A JP 11129128 A JP11129128 A JP 11129128A JP 12912899 A JP12912899 A JP 12912899A JP 2000323938 A JP2000323938 A JP 2000323938A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- stage
- output
- input terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 第１増幅段４と第２増幅段５間を結合段３に
より接続した場合、第１増幅段４及び第２増幅段５の各
動作点の変動を生じないような結合段３を得る信号レベ
ル調整回路を提供する。 【解決手段】 出力段トランジスタ４1 、４2 の出力電
極が電流源４3 、４4 を介して接地接続されると共に出
力端子１２1 、１２2 に接続され、出力端子１２1 、１
２2 の直流電圧が第１電圧Ｖ1 の第１増幅段４と、入力
段トランジスタ５1 、５2 の制御電極が入力端子１
３1 、１３2 に接続され、入力端子１３1 、１３2 の直
流電圧が第２電圧Ｖ2 の第２増幅段５と、１個以上の直
列抵抗３1 、３2 を有し、出力端子１２1 、１２2 と入
力端子１３1 、１３2 間に接続された結合段３とを備え
る。第１増幅段４がバイポーラＩＣ１に組込まれ、第２
増幅段５がＣＭＯＳ ＩＣ２に組込まれている。
より接続した場合、第１増幅段４及び第２増幅段５の各
動作点の変動を生じないような結合段３を得る信号レベ
ル調整回路を提供する。 【解決手段】 出力段トランジスタ４1 、４2 の出力電
極が電流源４3 、４4 を介して接地接続されると共に出
力端子１２1 、１２2 に接続され、出力端子１２1 、１
２2 の直流電圧が第１電圧Ｖ1 の第１増幅段４と、入力
段トランジスタ５1 、５2 の制御電極が入力端子１
３1 、１３2 に接続され、入力端子１３1 、１３2 の直
流電圧が第２電圧Ｖ2 の第２増幅段５と、１個以上の直
列抵抗３1 、３2 を有し、出力端子１２1 、１２2 と入
力端子１３1 、１３2 間に接続された結合段３とを備え
る。第１増幅段４がバイポーラＩＣ１に組込まれ、第２
増幅段５がＣＭＯＳ ＩＣ２に組込まれている。
Description
【０００１】
【発明の属する技術分野】本発明は、信号レベル調整回
路に係わり、特に、第１増幅段の出力端子の直流電圧と
第２増幅段の入力端子の直流電圧が異なる場合、第１増
幅段の出力端子と第２増幅段の入力端子との間に少なく
とも１個の直列抵抗を有する結合段を接続し、異なる直
流電圧を有する箇所の接続時に第１増幅段と第２増幅段
への影響を低減させることが可能な信号レベル調整回路
に関する。
路に係わり、特に、第１増幅段の出力端子の直流電圧と
第２増幅段の入力端子の直流電圧が異なる場合、第１増
幅段の出力端子と第２増幅段の入力端子との間に少なく
とも１個の直列抵抗を有する結合段を接続し、異なる直
流電圧を有する箇所の接続時に第１増幅段と第２増幅段
への影響を低減させることが可能な信号レベル調整回路
に関する。
【０００２】
【従来の技術】従来、携帯電話機においては、自動利得
制御（ＡＧＣ）増幅器や四相位相シフトキーイング（Ｑ
ＰＳＫ）復調器やバッファ増幅器等を組み込んだバイポ
ーラＩＣ（集積回路）と、入力増幅器やローパスフィル
タやアナログ−デジタル変換器（Ａ／Ｄ）等を組み込ん
だＣＭＯＳ ＩＣが用いられており、バイポーラＩＣ側
のバッファ増幅器の出力端子とＣＭＯＳ ＩＣ側の入力
増幅器の入力端子とが結合されている。
制御（ＡＧＣ）増幅器や四相位相シフトキーイング（Ｑ
ＰＳＫ）復調器やバッファ増幅器等を組み込んだバイポ
ーラＩＣ（集積回路）と、入力増幅器やローパスフィル
タやアナログ−デジタル変換器（Ａ／Ｄ）等を組み込ん
だＣＭＯＳ ＩＣが用いられており、バイポーラＩＣ側
のバッファ増幅器の出力端子とＣＭＯＳ ＩＣ側の入力
増幅器の入力端子とが結合されている。
【０００３】ここで、図２は、前記既知の携帯電話機の
要部構成の一例を示すブロック図である。
要部構成の一例を示すブロック図である。
【０００４】図２に示されるように、この携帯電話機
は、高周波信号入力端子２０と、高周波増幅器（ＲＦ
ＡＭＰ）２１と、周波数混合器（ＭＩＸ）２２と、局部
発振器（ＬＯ ＯＳＣ）２３と、バッファ増幅器２４
と、バイポーラＩＣ２５と、ＣＭＯＳ ＩＣ２６と、モ
バイル ステーション モデム（ＭＳＭ）２７と、信号
出力端子２８とからなっている。また、バイポーラＩＣ
２５は、自動利得制御増幅器（ＡＧＣ ＡＭＰ）２９
と、ＱＰＳＫ復調器３０と、出力バッファ増幅器３１
と、信号入力端３２と、２つの信号出力端３３1 、３３
2 とを備える。ＣＭＯＳＩＣ２６は、入力増幅器３４
と、ローパスフィルタ（ＬＦ）３５と、アナログ−デジ
タル変換器（Ａ／Ｄ）３６と、２つの信号入力端３
７1 、３７2 と、信号出力端３８とを備える。
は、高周波信号入力端子２０と、高周波増幅器（ＲＦ
ＡＭＰ）２１と、周波数混合器（ＭＩＸ）２２と、局部
発振器（ＬＯ ＯＳＣ）２３と、バッファ増幅器２４
と、バイポーラＩＣ２５と、ＣＭＯＳ ＩＣ２６と、モ
バイル ステーション モデム（ＭＳＭ）２７と、信号
出力端子２８とからなっている。また、バイポーラＩＣ
２５は、自動利得制御増幅器（ＡＧＣ ＡＭＰ）２９
と、ＱＰＳＫ復調器３０と、出力バッファ増幅器３１
と、信号入力端３２と、２つの信号出力端３３1 、３３
2 とを備える。ＣＭＯＳＩＣ２６は、入力増幅器３４
と、ローパスフィルタ（ＬＦ）３５と、アナログ−デジ
タル変換器（Ａ／Ｄ）３６と、２つの信号入力端３
７1 、３７2 と、信号出力端３８とを備える。
【０００５】そして、ＲＦ ＡＭＰ２１は、入力端が高
周波信号入力端子２０に接続され、出力端がＭＩＸ２２
の第１入力端に接続される。ＭＩＸ２２は、第２入力端
がバッファ増幅器２４の出力端に接続され、出力端が信
号入力端３２に接続される。ＬＯ ＯＳＣ２３は、出力
端がバッファ増幅器２４の入力端に接続される。ＡＧＣ
ＡＭＰ２９は、入力端が信号入力端３２に接続され、
出力端がＱＰＳＫ復調器３０の入力端に接続される。出
力バッファ増幅器３１は、２つの入力端がＱＰＳＫ復調
器３０の２つの出力端に接続され、２つの出力端が信号
出力端３３1 、３３2 にそれぞれ接続される。入力増幅
器３４は、２つの入力端が信号入力端３７1 、３７2 に
それぞれ接続され、出力端がＬＦ３５の入力端に接続さ
れる。Ａ／Ｄ３６は、入力端がＬＦ３５の出力端に接続
され、出力端が信号出力端３８に接続される。ＭＳＭ２
７は、入力端が信号出力端３８に接続され、出力端が信
号出力端子２８に接続される。また、信号出力端３
３1 、３３2 は、それぞれ接続線（記号なし）によって
信号入力端３７1 、３７2 に接続される。
周波信号入力端子２０に接続され、出力端がＭＩＸ２２
の第１入力端に接続される。ＭＩＸ２２は、第２入力端
がバッファ増幅器２４の出力端に接続され、出力端が信
号入力端３２に接続される。ＬＯ ＯＳＣ２３は、出力
端がバッファ増幅器２４の入力端に接続される。ＡＧＣ
ＡＭＰ２９は、入力端が信号入力端３２に接続され、
出力端がＱＰＳＫ復調器３０の入力端に接続される。出
力バッファ増幅器３１は、２つの入力端がＱＰＳＫ復調
器３０の２つの出力端に接続され、２つの出力端が信号
出力端３３1 、３３2 にそれぞれ接続される。入力増幅
器３４は、２つの入力端が信号入力端３７1 、３７2 に
それぞれ接続され、出力端がＬＦ３５の入力端に接続さ
れる。Ａ／Ｄ３６は、入力端がＬＦ３５の出力端に接続
され、出力端が信号出力端３８に接続される。ＭＳＭ２
７は、入力端が信号出力端３８に接続され、出力端が信
号出力端子２８に接続される。また、信号出力端３
３1 、３３2 は、それぞれ接続線（記号なし）によって
信号入力端３７1 、３７2 に接続される。
【０００６】前記構成による携帯電話機は、次のように
動作する。
動作する。
【０００７】受信された高周波信号が高周波信号入力端
子２０に印加されると、その高周波信号はＲＦ ＡＭＰ
２１で増幅され、ＭＩＸ２２に供給される。このとき、
ＭＩＸ２２にＬＯ ＯＳＣ２３が発生した局部発振信号
がバッファ増幅器２４を通して供給され、ＭＩＸ２２に
おいて高周波信号と局部発振信号とが周波数混合され、
それらの差周波数の中間周波信号が出力されてバイポー
ラＩＣ２５に供給される。バイポーラＩＣ２５に供給さ
れた中間周波信号は、ＡＧＣ ＡＭＰ２９においてＡＧ
Ｃ増幅され、次いでＱＰＳＫ復調器３０において復調さ
れ、復調信号が形成される。この復調信号は、出力バッ
ファ増幅器３１で増幅された後、バイポーラＩＣ２５か
ら出力され、次続のＭＯＳ ＩＣ２６に供給される。Ｍ
ＯＳ ＩＣ２６に供給された復調信号は、入力増幅器３
４において増幅され、ＬＦ３５において不要周波数成分
が除去され、次いでＡ／Ｄ３６においてアナログ−デジ
タル変換され、得られたデジタル信号が信号出力端３８
に供給される。このデジタル信号はＭＳＭ２７において
利用可能な信号に変換され、信号出力端３８から利用回
路（図示なし）に供給される。
子２０に印加されると、その高周波信号はＲＦ ＡＭＰ
２１で増幅され、ＭＩＸ２２に供給される。このとき、
ＭＩＸ２２にＬＯ ＯＳＣ２３が発生した局部発振信号
がバッファ増幅器２４を通して供給され、ＭＩＸ２２に
おいて高周波信号と局部発振信号とが周波数混合され、
それらの差周波数の中間周波信号が出力されてバイポー
ラＩＣ２５に供給される。バイポーラＩＣ２５に供給さ
れた中間周波信号は、ＡＧＣ ＡＭＰ２９においてＡＧ
Ｃ増幅され、次いでＱＰＳＫ復調器３０において復調さ
れ、復調信号が形成される。この復調信号は、出力バッ
ファ増幅器３１で増幅された後、バイポーラＩＣ２５か
ら出力され、次続のＭＯＳ ＩＣ２６に供給される。Ｍ
ＯＳ ＩＣ２６に供給された復調信号は、入力増幅器３
４において増幅され、ＬＦ３５において不要周波数成分
が除去され、次いでＡ／Ｄ３６においてアナログ−デジ
タル変換され、得られたデジタル信号が信号出力端３８
に供給される。このデジタル信号はＭＳＭ２７において
利用可能な信号に変換され、信号出力端３８から利用回
路（図示なし）に供給される。
【０００８】ここで、図３は、図２に図示されたバイポ
ーラＩＣ２５側の出力バッファ増幅器３１と、ＭＯＳ
ＩＣ２６側の入力増幅器３４との結合部分の詳細な構成
を示す回路図である。
ーラＩＣ２５側の出力バッファ増幅器３１と、ＭＯＳ
ＩＣ２６側の入力増幅器３４との結合部分の詳細な構成
を示す回路図である。
【０００９】図３に示されるように、出力バッファ増幅
器３１は、第１バイポーラトランジスタ３１1 と、第２
バイポーラトランジスタ３１2 と、第１バイポーラトラ
ンジスタ３１1 のエミッタと接地点間に接続された第１
電流源３１3 と、第２バイポーラトランジスタ３１2 の
エミッタと接地点間に接続された第２電流源３１4 を有
しており、第１バイポーラトランジスタ３１1 と第２バ
イポーラトランジスタ３１2 は平衡型増幅回路を構成し
ている。バイポーラＩＣ２５側の信号出力端３３1 、３
３2 は、それぞれ第１バイポーラトランジスタ３１1 、
第２バイポーラトランジスタ３１2 の各エミッタに接続
される。入力増幅器３４は、第１ＭＯＳ電界効果トラン
ジスタ（ＭＯＳＦＥＴ）３４1 と、第２ＭＯＳ電界効果
トランジスタ（ＭＯＳＦＥＴ）３４2 とを有しており、
第１ＭＯＳＦＥＴ３４1 と第２ＭＯＳＦＥＴ３４2 は平
衡型増幅回路を構成している。ＭＯＳ ＩＣ２６側の信
号入力端３７1 、３７2 は、それぞれ第１ＭＯＳＦＥＴ
３４1 、第２ＭＯＳＦＥＴ３４2 の各ゲートに接続され
る。この他に、図３においては、図２に図示された構成
要素と同じ構成要素については同じ符号を付けている。
器３１は、第１バイポーラトランジスタ３１1 と、第２
バイポーラトランジスタ３１2 と、第１バイポーラトラ
ンジスタ３１1 のエミッタと接地点間に接続された第１
電流源３１3 と、第２バイポーラトランジスタ３１2 の
エミッタと接地点間に接続された第２電流源３１4 を有
しており、第１バイポーラトランジスタ３１1 と第２バ
イポーラトランジスタ３１2 は平衡型増幅回路を構成し
ている。バイポーラＩＣ２５側の信号出力端３３1 、３
３2 は、それぞれ第１バイポーラトランジスタ３１1 、
第２バイポーラトランジスタ３１2 の各エミッタに接続
される。入力増幅器３４は、第１ＭＯＳ電界効果トラン
ジスタ（ＭＯＳＦＥＴ）３４1 と、第２ＭＯＳ電界効果
トランジスタ（ＭＯＳＦＥＴ）３４2 とを有しており、
第１ＭＯＳＦＥＴ３４1 と第２ＭＯＳＦＥＴ３４2 は平
衡型増幅回路を構成している。ＭＯＳ ＩＣ２６側の信
号入力端３７1 、３７2 は、それぞれ第１ＭＯＳＦＥＴ
３４1 、第２ＭＯＳＦＥＴ３４2 の各ゲートに接続され
る。この他に、図３においては、図２に図示された構成
要素と同じ構成要素については同じ符号を付けている。
【００１０】図３に図示された出力バッファ増幅器３１
と入力増幅器３４との結合部分における動作は、平衡型
増幅回路を構成する第１バイポーラトランジスタ３１1
と第２バイポーラトランジスタ３１2 のベースに平衡型
復調信号が供給されると、復調信号はエミッタフォロワ
接続の第１バイポーラトランジスタ３１1 と第２バイポ
ーラトランジスタ３１2 とにより増幅され、増幅された
平衡型復調信号はそれらのエミッタから信号出力端３３
1 、３３2 に供給される。次いで、平衡型復調信号は、
信号出力端３３1 、３３2 から接続線を通して信号入力
端３７1 、３７2 に伝送される。信号入力端３７1 、３
７2 の平衡型復調信号は、平衡型増幅回路を構成するソ
ース接地の第１ＭＯＳＦＥＴ３４1 、第２ＭＯＳＦＥＴ
３４2 の各ゲートに供給され、第１ＭＯＳＦＥＴ３４1
と第２ＭＯＳＦＥＴ３４2 とにより増幅される。
と入力増幅器３４との結合部分における動作は、平衡型
増幅回路を構成する第１バイポーラトランジスタ３１1
と第２バイポーラトランジスタ３１2 のベースに平衡型
復調信号が供給されると、復調信号はエミッタフォロワ
接続の第１バイポーラトランジスタ３１1 と第２バイポ
ーラトランジスタ３１2 とにより増幅され、増幅された
平衡型復調信号はそれらのエミッタから信号出力端３３
1 、３３2 に供給される。次いで、平衡型復調信号は、
信号出力端３３1 、３３2 から接続線を通して信号入力
端３７1 、３７2 に伝送される。信号入力端３７1 、３
７2 の平衡型復調信号は、平衡型増幅回路を構成するソ
ース接地の第１ＭＯＳＦＥＴ３４1 、第２ＭＯＳＦＥＴ
３４2 の各ゲートに供給され、第１ＭＯＳＦＥＴ３４1
と第２ＭＯＳＦＥＴ３４2 とにより増幅される。
【００１１】
【発明が解決しようとする課題】前記既知の携帯電話機
における出力バッファ増幅器３１と入力増幅器３４との
結合部分は、出力バッファ増幅器３１がバイポーラＩＣ
２５によって構成され、入力増幅器３４がＭＯＳ ＩＣ
２６によって構成されている。この場合、バイポーラＩ
Ｃ２５を駆動する電源電圧とＭＯＳ ＩＣ２６を駆動す
る電源電圧とが異なり、バイポーラＩＣ２５側の信号出
力端３３1 、３３2 に得られる直流電圧Ｖ1 とＭＯＳ
ＩＣ２６側の信号入力端３７1 、３７2 に得られる直流
電圧Ｖ2 とが異なる場合があり、直流電圧が相違する信
号出力端３３1 、３３2 と信号入力端３７1 、３７2 と
の間を接続線によって接続すると、その接続線を通して
高い直流電圧側（例えば信号入力端３７1 、３７2 ）か
ら低い直流電圧側（例えば信号出力端３３1 、３３2 ）
に向かう電流が流れ、第１バイポーラトランジスタ３１
1 や第２バイポーラトランジスタ３１2 及び第１ＭＯＳ
ＦＥＴ３４1 や第２ＭＯＳＦＥＴ３４2 の動作点が移動
するようになる。
における出力バッファ増幅器３１と入力増幅器３４との
結合部分は、出力バッファ増幅器３１がバイポーラＩＣ
２５によって構成され、入力増幅器３４がＭＯＳ ＩＣ
２６によって構成されている。この場合、バイポーラＩ
Ｃ２５を駆動する電源電圧とＭＯＳ ＩＣ２６を駆動す
る電源電圧とが異なり、バイポーラＩＣ２５側の信号出
力端３３1 、３３2 に得られる直流電圧Ｖ1 とＭＯＳ
ＩＣ２６側の信号入力端３７1 、３７2 に得られる直流
電圧Ｖ2 とが異なる場合があり、直流電圧が相違する信
号出力端３３1 、３３2 と信号入力端３７1 、３７2 と
の間を接続線によって接続すると、その接続線を通して
高い直流電圧側（例えば信号入力端３７1 、３７2 ）か
ら低い直流電圧側（例えば信号出力端３３1 、３３2 ）
に向かう電流が流れ、第１バイポーラトランジスタ３１
1 や第２バイポーラトランジスタ３１2 及び第１ＭＯＳ
ＦＥＴ３４1 や第２ＭＯＳＦＥＴ３４2 の動作点が移動
するようになる。
【００１２】ここで、信号出力端３３1 、３３2 に得ら
れる直流電圧Ｖ1 及び信号入力端３７1 、３７2 に得ら
れる直流電圧Ｖ2 の一例を挙げると、第１バイポーラト
ランジスタ３１1 及び第２バイポーラトランジスタ３１
2 の各エミッタ電流値、それに第１電流源３１3 及び第
２電流源３１4 の電流値がそれぞれ０．８ｍＡであると
き、信号出力端３３1 、３３2 に得られる直流電圧Ｖ1
は約１．０Ｖであり、一方、信号入力端３７1 、３７2
に得られる直流電圧Ｖ2 は通常約１．７Ｖであって、そ
の間に約０．７Ｖの差がある。そして、信号出力端３３
1 、３３2 と信号入力端３７1 、３７2 との間に接続線
を接続した場合、信号入力端３７1 、３７2 から接続線
を通して信号出力端３３1 、３３2 に電流が流れ、その
結果、第１電流源３１3 及び第２電流源３１4 の電流値
は、約０．８ｍＡからかなり大きい値に増大するように
なり、信号入力端３７1 、３７2 の直流電圧Ｖ2 も、接
続線に流れる電流分だけ減少するようになり、その結
果、第１バイポーラトランジスタ３１1 及び第２バイポ
ーラトランジスタ３１2 の動作点が変動するだけでな
く、第１ＭＯＳＦＥＴ３４1 や第２ＭＯＳＦＥＴ３４2
の動作点も変動する。
れる直流電圧Ｖ1 及び信号入力端３７1 、３７2 に得ら
れる直流電圧Ｖ2 の一例を挙げると、第１バイポーラト
ランジスタ３１1 及び第２バイポーラトランジスタ３１
2 の各エミッタ電流値、それに第１電流源３１3 及び第
２電流源３１4 の電流値がそれぞれ０．８ｍＡであると
き、信号出力端３３1 、３３2 に得られる直流電圧Ｖ1
は約１．０Ｖであり、一方、信号入力端３７1 、３７2
に得られる直流電圧Ｖ2 は通常約１．７Ｖであって、そ
の間に約０．７Ｖの差がある。そして、信号出力端３３
1 、３３2 と信号入力端３７1 、３７2 との間に接続線
を接続した場合、信号入力端３７1 、３７2 から接続線
を通して信号出力端３３1 、３３2 に電流が流れ、その
結果、第１電流源３１3 及び第２電流源３１4 の電流値
は、約０．８ｍＡからかなり大きい値に増大するように
なり、信号入力端３７1 、３７2 の直流電圧Ｖ2 も、接
続線に流れる電流分だけ減少するようになり、その結
果、第１バイポーラトランジスタ３１1 及び第２バイポ
ーラトランジスタ３１2 の動作点が変動するだけでな
く、第１ＭＯＳＦＥＴ３４1 や第２ＭＯＳＦＥＴ３４2
の動作点も変動する。
【００１３】本発明は、このような技術的背景に鑑みて
なされたもので、その目的は、前段側の第１増幅段と後
段側の第２増幅段との間を結合段により接続した場合
に、第１増幅段及び第２増幅段の各動作点の変動を生じ
ないような結合段を得ることができる信号レベル調整回
路を提供することにある。
なされたもので、その目的は、前段側の第１増幅段と後
段側の第２増幅段との間を結合段により接続した場合
に、第１増幅段及び第２増幅段の各動作点の変動を生じ
ないような結合段を得ることができる信号レベル調整回
路を提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に、本発明による信号レベル調整回路は、出力段トラン
ジスタの出力電極が電流源を介して接地接続されるとと
もに出力端子に接続され、出力端子の直流電圧が第１電
圧値を有する低出力インピーダンスの第１増幅段と、入
力段トランジスタの制御電極が入力端子に接続され、入
力端子の直流電圧が第１電圧値と異なる第２電圧値を有
する高入力インピーダンスの第２増幅段と、少なくとも
１個の直列抵抗を有し、出力端子と入力端子間に接続さ
れた結合段とからなる手段を具備している。
に、本発明による信号レベル調整回路は、出力段トラン
ジスタの出力電極が電流源を介して接地接続されるとと
もに出力端子に接続され、出力端子の直流電圧が第１電
圧値を有する低出力インピーダンスの第１増幅段と、入
力段トランジスタの制御電極が入力端子に接続され、入
力端子の直流電圧が第１電圧値と異なる第２電圧値を有
する高入力インピーダンスの第２増幅段と、少なくとも
１個の直列抵抗を有し、出力端子と入力端子間に接続さ
れた結合段とからなる手段を具備している。
【００１５】前記手段における好適例として、第１増幅
段がバイポーラＩＣによって構成され、第２増幅段がＣ
ＭＯＳ ＩＣによって構成されているものである。
段がバイポーラＩＣによって構成され、第２増幅段がＣ
ＭＯＳ ＩＣによって構成されているものである。
【００１６】前記手段における他の好適例として、結合
段が出力端子と入力端子間に接続された際に、結合段の
直列抵抗を流れる電流値が結合段の接続前に電流源を流
れる電流値の１０％以下になるように、直列抵抗の抵抗
値が選択されているものである。
段が出力端子と入力端子間に接続された際に、結合段の
直列抵抗を流れる電流値が結合段の接続前に電流源を流
れる電流値の１０％以下になるように、直列抵抗の抵抗
値が選択されているものである。
【００１７】前記手段によれば、出力段トランジスタの
出力電極に接続された出力端子と、入力段トランジスタ
の制御（入力）電極に接続された入力端子との間に、少
なくとも１個の直列抵抗を有する結合段を接続し、出力
端子に加わる第１直流電圧と入力端子に加わる第２直流
電圧との差電圧をこの直列抵抗によって吸収するように
しているので、結合段を接続したことにより、出力段ト
ランジスタの動作点及び入力段トランジスタの動作点が
変動しないか、もしくは、変動したとしても極く僅かな
変動範囲内になるように抑圧することができる。
出力電極に接続された出力端子と、入力段トランジスタ
の制御（入力）電極に接続された入力端子との間に、少
なくとも１個の直列抵抗を有する結合段を接続し、出力
端子に加わる第１直流電圧と入力端子に加わる第２直流
電圧との差電圧をこの直列抵抗によって吸収するように
しているので、結合段を接続したことにより、出力段ト
ランジスタの動作点及び入力段トランジスタの動作点が
変動しないか、もしくは、変動したとしても極く僅かな
変動範囲内になるように抑圧することができる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１９】図１は、本発明による信号レベル調整回路
の一つの実施の形態を示す回路構成図であって、携帯電
話機の復調信号増幅段に用いられた例を示すものであ
る。
の一つの実施の形態を示す回路構成図であって、携帯電
話機の復調信号増幅段に用いられた例を示すものであ
る。
【００２０】図１に示されるように、この実施の形態に
よる信号レベル調整回路は、バイポーラＩＣ（集積回
路）１と、ＭＯＳ ＩＣ２と、結合段３とからなってい
る。この場合、バイポーラＩＣ１は、出力バッファ増幅
器（第１増幅段）４と、自動利得制御増幅器（ＡＧＣ
ＡＭＰ）６と、一対のＱＰＳＫ復調器７1 、７2 と、バ
ッファ増幅器９と、９０°移相器１０と、中間周波信号
入力端１１1 と、局部発振信号入力端１１2 と、信号出
力端１２1 、１２2 とを備える。ＭＯＳ ＩＣ２は、入
力増幅器（第２増幅段）５と、信号入力端１３1 、１３
2 とを備える。結合段３は、第１直列抵抗３1 と、第２
直列抵抗３2 と、分路抵抗３3 とを備えている。また、
出力バッファ増幅器４は、第１バイポーラトランジスタ
４1 と、第２バイポーラトランジスタ４2 と、第１電流
源４3 と、第２電流源４4 とを含んでいる。入力増幅器
５は、第１ＭＯＳ電界効果トランジスタ（ＦＥＴ）５1
と、第２ＭＯＳ電界効果トランジスタ（ＦＥＴ）５2 と
を含んでいる。
よる信号レベル調整回路は、バイポーラＩＣ（集積回
路）１と、ＭＯＳ ＩＣ２と、結合段３とからなってい
る。この場合、バイポーラＩＣ１は、出力バッファ増幅
器（第１増幅段）４と、自動利得制御増幅器（ＡＧＣ
ＡＭＰ）６と、一対のＱＰＳＫ復調器７1 、７2 と、バ
ッファ増幅器９と、９０°移相器１０と、中間周波信号
入力端１１1 と、局部発振信号入力端１１2 と、信号出
力端１２1 、１２2 とを備える。ＭＯＳ ＩＣ２は、入
力増幅器（第２増幅段）５と、信号入力端１３1 、１３
2 とを備える。結合段３は、第１直列抵抗３1 と、第２
直列抵抗３2 と、分路抵抗３3 とを備えている。また、
出力バッファ増幅器４は、第１バイポーラトランジスタ
４1 と、第２バイポーラトランジスタ４2 と、第１電流
源４3 と、第２電流源４4 とを含んでいる。入力増幅器
５は、第１ＭＯＳ電界効果トランジスタ（ＦＥＴ）５1
と、第２ＭＯＳ電界効果トランジスタ（ＦＥＴ）５2 と
を含んでいる。
【００２１】そして、バイポーラＩＣ１において、ＡＧ
Ｃ ＡＭＰ６は、入力端が中間周波信号入力端１１1 に
接続され、出力端が２個のＱＰＳＫ復調器７1 、７2 の
各第１入力端に接続される。一方のＱＰＳＫ復調器７1
は、第２入力端が９０°移相器１０の０°信号出力端に
接続され、出力端が出力バッファ増幅器４の第１入力端
に接続される。他方のＱＰＳＫ復調器７2 は、第２入力
端が９０°移相器１０の９０°信号出力端に接続され、
出力端が出力バッファ増幅器４の第２入力端に接続され
る。バッファ増幅器９は、入力端が局部発振信号入力端
１１2 に接続され、出力端が９０°移相器１０の入力端
に接続される。なお、局部発振信号入力端１１2 は、外
部接続されたＬＯ ＯＳＣ８の出力端に接続される。
Ｃ ＡＭＰ６は、入力端が中間周波信号入力端１１1 に
接続され、出力端が２個のＱＰＳＫ復調器７1 、７2 の
各第１入力端に接続される。一方のＱＰＳＫ復調器７1
は、第２入力端が９０°移相器１０の０°信号出力端に
接続され、出力端が出力バッファ増幅器４の第１入力端
に接続される。他方のＱＰＳＫ復調器７2 は、第２入力
端が９０°移相器１０の９０°信号出力端に接続され、
出力端が出力バッファ増幅器４の第２入力端に接続され
る。バッファ増幅器９は、入力端が局部発振信号入力端
１１2 に接続され、出力端が９０°移相器１０の入力端
に接続される。なお、局部発振信号入力端１１2 は、外
部接続されたＬＯ ＯＳＣ８の出力端に接続される。
【００２２】結合段３において、第１直列抵抗３1 が信
号出力端１２1 と信号入力端１３1との間に接続され、
第２直列抵抗３2 が信号出力端１２2 と信号入力端１３
2 との間に接続され、分路抵抗３3 が信号入力端１３1
と信号入力端１３2 との間に接続される。
号出力端１２1 と信号入力端１３1との間に接続され、
第２直列抵抗３2 が信号出力端１２2 と信号入力端１３
2 との間に接続され、分路抵抗３3 が信号入力端１３1
と信号入力端１３2 との間に接続される。
【００２３】出力バッファ増幅器４において、第１バイ
ポーラトランジスタ４1 は、ゲートが結合コンデンサ
（図番なし）を通して第１入力端に接続され、コレクタ
が電源端子１４に接続され、エミッタが信号出力端１２
1 に接続されるとともに第１電流源４3 を通して接地点
に接続される。第２バイポーラトランジスタ４2 は、ゲ
ートが結合コンデンサ（図番なし）を通して第２入力端
に接続され、コレクタが電源端子１４に接続され、エミ
ッタが信号出力端１２2 に接続されるとともに第２電流
源４4 を通して接地点に接続される。このような接続に
より、第１バイポーラトランジスタ４1 と第２バイポー
ラトランジスタ４2 はエミッタフォロワとして働くの
で、信号出力端１２1 、１２2 から見た出力バッファ増
幅器４の出力インピーダンスは低インピーダンスにな
る。
ポーラトランジスタ４1 は、ゲートが結合コンデンサ
（図番なし）を通して第１入力端に接続され、コレクタ
が電源端子１４に接続され、エミッタが信号出力端１２
1 に接続されるとともに第１電流源４3 を通して接地点
に接続される。第２バイポーラトランジスタ４2 は、ゲ
ートが結合コンデンサ（図番なし）を通して第２入力端
に接続され、コレクタが電源端子１４に接続され、エミ
ッタが信号出力端１２2 に接続されるとともに第２電流
源４4 を通して接地点に接続される。このような接続に
より、第１バイポーラトランジスタ４1 と第２バイポー
ラトランジスタ４2 はエミッタフォロワとして働くの
で、信号出力端１２1 、１２2 から見た出力バッファ増
幅器４の出力インピーダンスは低インピーダンスにな
る。
【００２４】ＭＯＳ ＩＣ２の入力増幅器５において、
第１ＭＯＳＦＥＴ５1 は、ゲートが信号入力端１３1 に
接続され、ドレインが負荷抵抗（図番なし）を通して電
源端子１５に接続され、ソースがソース抵抗（図番な
し）を通して接地点に接続される。第２ＭＯＳＦＥＴ５
2 は、ゲートが信号入力端１３2 に接続され、ドレイン
が負荷抵抗（図番なし）を通して電源端子１５に接続さ
れ、ソースがソース抵抗（図番なし）を通して接地点に
接続される。このように、第１ＭＯＳＦＥＴ５1及び第
２ＭＯＳＦＥＴ５2 を用いていることにより、信号入力
端１３1 、１３2から見た入力増幅器５の入力インピー
ダンスは高インピーダンスになる。
第１ＭＯＳＦＥＴ５1 は、ゲートが信号入力端１３1 に
接続され、ドレインが負荷抵抗（図番なし）を通して電
源端子１５に接続され、ソースがソース抵抗（図番な
し）を通して接地点に接続される。第２ＭＯＳＦＥＴ５
2 は、ゲートが信号入力端１３2 に接続され、ドレイン
が負荷抵抗（図番なし）を通して電源端子１５に接続さ
れ、ソースがソース抵抗（図番なし）を通して接地点に
接続される。このように、第１ＭＯＳＦＥＴ５1及び第
２ＭＯＳＦＥＴ５2 を用いていることにより、信号入力
端１３1 、１３2から見た入力増幅器５の入力インピー
ダンスは高インピーダンスになる。
【００２５】前記構成を備えた信号レベル調整回路は、
次のように動作する。
次のように動作する。
【００２６】図示されていない前段回路で形成された中
間周波信号がバイポーラＩＣ１の中間周波信号入力１１
1 に印加されると、その中間周波信号はＡＧＣ ＡＭＰ
６においてＡＧＣ増幅され、一方のＱＰＳＫ復調器７1
及び他方のＱＰＳＫ復調器７2 に供給される。また、Ｌ
Ｏ ＯＳＣ８が発生した局部発振信号は、バッファ増幅
器９を通して９０°移相器１０に供給される。このと
き、一方のＱＰＳＫ復調器７1 は、９０°移相器１０の
０°信号出力端から出力された位相０°の局部発振信号
が供給され、ＱＰＳＫ復調器７1 において供給された中
間周波信号が位相０°の局部発振信号によって復調さ
れ、ＱＰＳＫ復調器７1 から位相が０°及び１８０°の
２つの復調信号（以下、これらを第１復調信号及び第２
復調信号という）が出力される。同様に、他方のＱＰＳ
Ｋ復調器７2 は、９０°移相器１０の９０°信号出力端
から出力された位相９０°の局部発振信号が供給され、
ＱＰＳＫ復調器７2 において供給された中間周波信号が
位相９０°の局部発振信号によって復調され、ＱＰＳＫ
復調器７2 から位相が９０°及び２７０°の２つの復調
信号（以下、これらを第３復調信号及び第４復調信号と
いう）が出力される。第１復調信号は、出力バッファ増
幅器４におけるエミッタフォロワ接続の第１バイポーラ
トランジスタ４1 で増幅され、増幅された第１復調信号
が信号出力端１２1 に供給される。第２復調信号は、出
力バッファ増幅器４におけるエミッタフォロワ接続の第
２バイポーラトランジスタ４2 で増幅され、増幅された
第２復調信号が信号出力端１２2 に供給される。
間周波信号がバイポーラＩＣ１の中間周波信号入力１１
1 に印加されると、その中間周波信号はＡＧＣ ＡＭＰ
６においてＡＧＣ増幅され、一方のＱＰＳＫ復調器７1
及び他方のＱＰＳＫ復調器７2 に供給される。また、Ｌ
Ｏ ＯＳＣ８が発生した局部発振信号は、バッファ増幅
器９を通して９０°移相器１０に供給される。このと
き、一方のＱＰＳＫ復調器７1 は、９０°移相器１０の
０°信号出力端から出力された位相０°の局部発振信号
が供給され、ＱＰＳＫ復調器７1 において供給された中
間周波信号が位相０°の局部発振信号によって復調さ
れ、ＱＰＳＫ復調器７1 から位相が０°及び１８０°の
２つの復調信号（以下、これらを第１復調信号及び第２
復調信号という）が出力される。同様に、他方のＱＰＳ
Ｋ復調器７2 は、９０°移相器１０の９０°信号出力端
から出力された位相９０°の局部発振信号が供給され、
ＱＰＳＫ復調器７2 において供給された中間周波信号が
位相９０°の局部発振信号によって復調され、ＱＰＳＫ
復調器７2 から位相が９０°及び２７０°の２つの復調
信号（以下、これらを第３復調信号及び第４復調信号と
いう）が出力される。第１復調信号は、出力バッファ増
幅器４におけるエミッタフォロワ接続の第１バイポーラ
トランジスタ４1 で増幅され、増幅された第１復調信号
が信号出力端１２1 に供給される。第２復調信号は、出
力バッファ増幅器４におけるエミッタフォロワ接続の第
２バイポーラトランジスタ４2 で増幅され、増幅された
第２復調信号が信号出力端１２2 に供給される。
【００２７】なお、図１には図示されていないが、第３
復調信号も対応するエミッタフォロワ接続のバイポーラ
トランジスタで増幅され、増幅された第３復調信号が対
応する信号出力端に供給され、同様に、第４復調信号も
対応するエミッタフォロワ接続のバイポーラトランジス
タで増幅され、増幅された第４復調信号が対応する信号
出力端に供給される。
復調信号も対応するエミッタフォロワ接続のバイポーラ
トランジスタで増幅され、増幅された第３復調信号が対
応する信号出力端に供給され、同様に、第４復調信号も
対応するエミッタフォロワ接続のバイポーラトランジス
タで増幅され、増幅された第４復調信号が対応する信号
出力端に供給される。
【００２８】バイポーラＩＣ１の信号出力端１２1 、１
２2 に出力された第１復調信号及び第２復調信号は、結
合段３の第１直列抵抗３1 及び第２直列抵抗３2 を通し
てＭＯＳ ＩＣ２の信号入力端１３1 、１３2 にそれぞ
れ供給される。このとき、信号入力端１３1 の第１復調
信号は、ソース接地の第１ＭＯＳＦＥＴ５1 に供給され
てそこで増幅され、増幅された第１復調信号が第１ＭＯ
ＳＦＥＴ５1 のドレインから次続回路に供給される。同
様に、信号入力端１３2 の第２復調信号は、ソース接地
の第２ＭＯＳＦＥＴ５2 に供給されてそこで増幅され、
増幅された第２復調信号が第２ＭＯＳＦＥＴ５2 のドレ
インから次続回路に供給される。
２2 に出力された第１復調信号及び第２復調信号は、結
合段３の第１直列抵抗３1 及び第２直列抵抗３2 を通し
てＭＯＳ ＩＣ２の信号入力端１３1 、１３2 にそれぞ
れ供給される。このとき、信号入力端１３1 の第１復調
信号は、ソース接地の第１ＭＯＳＦＥＴ５1 に供給され
てそこで増幅され、増幅された第１復調信号が第１ＭＯ
ＳＦＥＴ５1 のドレインから次続回路に供給される。同
様に、信号入力端１３2 の第２復調信号は、ソース接地
の第２ＭＯＳＦＥＴ５2 に供給されてそこで増幅され、
増幅された第２復調信号が第２ＭＯＳＦＥＴ５2 のドレ
インから次続回路に供給される。
【００２９】なお、図１には図示されていないが、第３
復調信号及び第４復調信号も、結合段３と同じ結合段を
通してバイポーラＩＣ１側からＭＯＳ ＩＣ２側に伝送
され、ＭＯＳ ＩＣ２側において第１ＭＯＳＦＥＴ５1
や第２ＭＯＳＦＥＴ５2 と同じＭＯＳＦＥＴによってそ
れぞれ増幅され、次続回路に供給される。
復調信号及び第４復調信号も、結合段３と同じ結合段を
通してバイポーラＩＣ１側からＭＯＳ ＩＣ２側に伝送
され、ＭＯＳ ＩＣ２側において第１ＭＯＳＦＥＴ５1
や第２ＭＯＳＦＥＴ５2 と同じＭＯＳＦＥＴによってそ
れぞれ増幅され、次続回路に供給される。
【００３０】ところで、この実施の形態による信号レベ
ル調整回路においても、バイポーラＩＣ１の信号出力端
１２1 、１２2 に得られる直流電圧Ｖ1 と、ＭＯＳ Ｉ
Ｃ２の信号入力端１３1 、１３2 に得られる直流電圧Ｖ
2 とが異なっており、例えば、前述のように、第１バイ
ポーラトランジスタ４1 及び第２バイポーラトランジス
タ４2 の各エミッタ電流値、それに第１電流源４3 及び
第２電流源４4 の電流値がそれぞれ０．８ｍＡであると
き、信号出力端１２1 、１２2 に得られる直流電圧Ｖ1
は約１．０Ｖであり、また、信号入力端１３1 、１３2
に得られる直流電圧Ｖ2 は通常約１．７Ｖであって、そ
の間に約０．７Ｖの差を生じている。
ル調整回路においても、バイポーラＩＣ１の信号出力端
１２1 、１２2 に得られる直流電圧Ｖ1 と、ＭＯＳ Ｉ
Ｃ２の信号入力端１３1 、１３2 に得られる直流電圧Ｖ
2 とが異なっており、例えば、前述のように、第１バイ
ポーラトランジスタ４1 及び第２バイポーラトランジス
タ４2 の各エミッタ電流値、それに第１電流源４3 及び
第２電流源４4 の電流値がそれぞれ０．８ｍＡであると
き、信号出力端１２1 、１２2 に得られる直流電圧Ｖ1
は約１．０Ｖであり、また、信号入力端１３1 、１３2
に得られる直流電圧Ｖ2 は通常約１．７Ｖであって、そ
の間に約０．７Ｖの差を生じている。
【００３１】このような直流電圧の状態に対して、この
実施の形態は、信号出力端１２1 、１２2 と信号入力端
１３1 、１３2 との間に結合段３を接続し、それによっ
て信号出力端１２1 と信号入力端１３1 との間に第１直
列抵抗３1 を接続し、信号出力端１２2 と信号入力端１
３2 との間に第２直列抵抗３2 を接続している。そし
て、結合段３における第１直列抵抗３1 と第２直列抵抗
３2 の各抵抗値を選択することにより、信号出力端１２
1 、１２2 と信号入力端１３1 、１３2 との間の電圧差
を第１直列抵抗３1 及び第２直列抵抗３2 によって吸収
している。
実施の形態は、信号出力端１２1 、１２2 と信号入力端
１３1 、１３2 との間に結合段３を接続し、それによっ
て信号出力端１２1 と信号入力端１３1 との間に第１直
列抵抗３1 を接続し、信号出力端１２2 と信号入力端１
３2 との間に第２直列抵抗３2 を接続している。そし
て、結合段３における第１直列抵抗３1 と第２直列抵抗
３2 の各抵抗値を選択することにより、信号出力端１２
1 、１２2 と信号入力端１３1 、１３2 との間の電圧差
を第１直列抵抗３1 及び第２直列抵抗３2 によって吸収
している。
【００３２】このため、第１増幅段４における第１バイ
ポーラトランジスタ４1 及び第２バイポーラトランジス
タ４2 の各動作点、及び、第２増幅段５における第１Ｍ
ＯＳＦＥＴ５1 及び第２ＭＯＳＦＥＴ５2 の各動作点が
大きく変動することがなく、例え変動したとしても極く
僅かな変動で済むようになる。
ポーラトランジスタ４1 及び第２バイポーラトランジス
タ４2 の各動作点、及び、第２増幅段５における第１Ｍ
ＯＳＦＥＴ５1 及び第２ＭＯＳＦＥＴ５2 の各動作点が
大きく変動することがなく、例え変動したとしても極く
僅かな変動で済むようになる。
【００３３】この実施の形態において、結合段３を接続
したことによる変動の好ましい範囲としては、結合段３
を接続する前の第１電流源４3 及び第２電流源４4 を流
れる電流値に対して、結合段３を接続した後の同電流値
の変化が１０％以内である。
したことによる変動の好ましい範囲としては、結合段３
を接続する前の第１電流源４3 及び第２電流源４4 を流
れる電流値に対して、結合段３を接続した後の同電流値
の変化が１０％以内である。
【００３４】前記実施の形態における結合段３は、分路
抵抗３3 が接続されているが、この分路抵抗３3 は、信
号入力端１３1 、１３2 間の直流電圧に差がある場合
に、その差をなくすために接続されたものであって、結
合段３として見た場合、必ずしも接続する必要がないも
のである。
抵抗３3 が接続されているが、この分路抵抗３3 は、信
号入力端１３1 、１３2 間の直流電圧に差がある場合
に、その差をなくすために接続されたものであって、結
合段３として見た場合、必ずしも接続する必要がないも
のである。
【００３５】なお、前記実施の形態においては、この信
号レベル調整回路が携帯電話機における復調信号の増幅
段間に適用された場合の例を挙げて説明したが、本発明
による信号レベル調整回路は、このような適用例に限ら
れるものではないことは勿論である。
号レベル調整回路が携帯電話機における復調信号の増幅
段間に適用された場合の例を挙げて説明したが、本発明
による信号レベル調整回路は、このような適用例に限ら
れるものではないことは勿論である。
【００３６】
【発明の効果】以上のように、本発明によれば、第１増
幅段を構成している出力段トランジスタの出力電極に接
続された出力端子と、第２増幅段を構成している入力段
トランジスタの制御（入力）電極に接続された入力端子
との間に、少なくとも１個の直列抵抗を有する結合段を
接続し、出力端子に加わる第１直流電圧と入力端子に加
わる第２直流電圧との差電圧をこの直列抵抗によって吸
収するようにしているので、結合段を接続したことによ
って、出力段トランジスタの動作点及び入力段トランジ
スタの動作点が変動しないか、もしくは、変動したとし
ても極く僅かな変動範囲内になるように抑圧することが
できるという効果がある。
幅段を構成している出力段トランジスタの出力電極に接
続された出力端子と、第２増幅段を構成している入力段
トランジスタの制御（入力）電極に接続された入力端子
との間に、少なくとも１個の直列抵抗を有する結合段を
接続し、出力端子に加わる第１直流電圧と入力端子に加
わる第２直流電圧との差電圧をこの直列抵抗によって吸
収するようにしているので、結合段を接続したことによ
って、出力段トランジスタの動作点及び入力段トランジ
スタの動作点が変動しないか、もしくは、変動したとし
ても極く僅かな変動範囲内になるように抑圧することが
できるという効果がある。
【図１】本発明による信号レベル調整回路の一つの実施
の形態を示す回路構成図である。
の形態を示す回路構成図である。
【図２】既知の携帯電話機の要部構成の一例を示すブロ
ック図である。
ック図である。
【図３】図２に図示されたバイポーラＩＣ側の出力バッ
ファ増幅器と、ＭＯＳ ＩＣ側の入力増幅器との結合部
分の詳細な構成を示す回路図である。
ファ増幅器と、ＭＯＳ ＩＣ側の入力増幅器との結合部
分の詳細な構成を示す回路図である。
１ バイポーラＩＣ（集積回路） ２ ＭＯＳ ＩＣ ３ 結合段 ３1 第１直列抵抗 ３2 第２直列抵抗 ３3 分路抵抗 ４ 出力バッファ増幅器（第１増幅段） ４1 第１バイポーラトランジスタ ４2 第２バイポーラトランジスタ ４3 第１電流源 ４4 第２電流源 ５ 入力増幅器（第２増幅段） ５1 第１ＭＯＳ電界効果トランジスタ（ＦＥＴ） ５2 第２ＭＯＳ電界効果トランジスタ（ＦＥＴ） ６ 自動利得制御増幅器（ＡＧＣ ＡＭＰ） ７1 、７2 ＱＰＳＫ復調器 ８ 局部発振器（ＬＯ ＯＳＣ） ９ バッファ増幅器 １０ ９０°移相器 １１1 中間周波信号入力端 １１2 局部発振信号入力端 １２1 、１２2 信号出力端 １３1 、１３2 信号入力端 １４、１５ 電源端子
Claims (5)
- 【請求項１】 出力段トランジスタの出力電極が電流源
を介して接地接続されるとともに出力端子に接続され、
前記出力端子の直流電圧が第１電圧値を有する低出力イ
ンピーダンスの第１増幅段と、入力段トランジスタの制
御電極が入力端子に接続され、前記入力端子の直流電圧
が前記第１電圧値と異なる第２電圧値を有する高入力イ
ンピーダンスの第２増幅段と、少なくとも１個の直列抵
抗を有し、前記出力端子と前記入力端子間に接続された
結合段とからなることを特徴とする信号レベル調整回
路。 - 【請求項２】 前記第１増幅段は、バイポーラＩＣによ
って構成され、前記第２増幅段は、ＣＭＯＳ ＩＣによ
って構成されていることを特徴とする請求項１に記載の
信号レベル調整回路。 - 【請求項３】 前記結合段が前記出力端子と前記入力端
子間に接続された際に、前記結合段の直列抵抗を流れる
電流値が前記結合段の接続前に前記電流源を流れる電流
値の１０％以下になるように、前記直列抵抗の抵抗値が
選択されることを特徴とする請求項１または２に記載の
信号レベル調整回路。 - 【請求項４】 前記第１増幅段及び前記第２増幅段は、
平衡型増幅回路を構成し、前記結合段は、少なくとも２
個の直列抵抗を有する平衡型結合回路を構成しているこ
とを特徴とする請求項１乃至３に記載の信号レベル調整
回路。 - 【請求項５】 前記第１増幅段及び前記第２増幅段は、
ＱＰＳＫ復調信号を増幅するものであることを特徴とす
る請求項１乃至４に記載の信号レベル調整回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11129128A JP2000323938A (ja) | 1999-05-10 | 1999-05-10 | 信号レベル調整回路 |
| US09/566,233 US6359518B1 (en) | 1999-05-10 | 2000-05-05 | Signal level adjusting circuit using coupling stage for preventing variation from resulting in each operating point of first amplifying stage and second amplifying stage |
| KR10-2000-0024561A KR100378384B1 (ko) | 1999-05-10 | 2000-05-09 | 신호레벨 조정회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11129128A JP2000323938A (ja) | 1999-05-10 | 1999-05-10 | 信号レベル調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000323938A true JP2000323938A (ja) | 2000-11-24 |
Family
ID=15001796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11129128A Withdrawn JP2000323938A (ja) | 1999-05-10 | 1999-05-10 | 信号レベル調整回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6359518B1 (ja) |
| JP (1) | JP2000323938A (ja) |
| KR (1) | KR100378384B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007117895A2 (en) * | 2006-03-27 | 2007-10-18 | The Board Of Governors For Higher Education, State Of Rhode Island And Providence Plantations | Systems and methods for on-chip power management |
| US20090039848A1 (en) * | 2007-03-21 | 2009-02-12 | Board Of Governors For Higher Education, State Of Rhode Island And Providence | Systems and methods for on-chip power management |
| US8264272B2 (en) * | 2009-04-22 | 2012-09-11 | Microchip Technology Incorporated | Digital control interface in heterogeneous multi-chip module |
| CN106019351B (zh) * | 2016-07-21 | 2019-01-08 | 中国科学院高能物理研究所 | 极低噪声粒子探测系统和读出芯片 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2597679B1 (fr) * | 1986-04-18 | 1988-06-17 | Thomson Csf | Amplificateur suiveur a grande vitesse. |
| JP2585599B2 (ja) | 1987-06-05 | 1997-02-26 | 株式会社日立製作所 | 出力インタ−フエ−ス回路 |
| JPS6453612A (en) * | 1987-08-25 | 1989-03-01 | Mitsubishi Electric Corp | Amplifier |
| JPH04217104A (ja) * | 1990-12-18 | 1992-08-07 | Sanyo Electric Co Ltd | 信号増幅回路 |
| JPH05110353A (ja) * | 1991-10-14 | 1993-04-30 | Sony Corp | 電流増幅回路 |
| US5317214A (en) * | 1993-03-09 | 1994-05-31 | Raytheon Company | Interface circuit having differential signal common mode shifting means |
| JPH08181550A (ja) * | 1994-12-21 | 1996-07-12 | Matsushita Electric Works Ltd | 双方向アンプ回路 |
| JP2853763B2 (ja) * | 1996-08-29 | 1999-02-03 | 日本電気株式会社 | 増幅回路 |
| JPH1098336A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 高周波増幅回路 |
| JPH11340861A (ja) * | 1998-05-26 | 1999-12-10 | Toshiba Corp | 集積回路 |
-
1999
- 1999-05-10 JP JP11129128A patent/JP2000323938A/ja not_active Withdrawn
-
2000
- 2000-05-05 US US09/566,233 patent/US6359518B1/en not_active Expired - Fee Related
- 2000-05-09 KR KR10-2000-0024561A patent/KR100378384B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6359518B1 (en) | 2002-03-19 |
| KR20010007054A (ko) | 2001-01-26 |
| KR100378384B1 (ko) | 2003-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7880546B2 (en) | Amplifier and the method thereof | |
| US8116717B2 (en) | Self-calibrating direct conversion transmitter with converting/steering device | |
| US6650883B1 (en) | Mixer with adjustable linearity | |
| US8217719B2 (en) | Variable gain RF amplifier | |
| US5436931A (en) | FSK receiver | |
| US7135923B2 (en) | Differential amplifier | |
| CN101083481B (zh) | 双重本地振荡混合器及无线系统 | |
| CN113572433B (zh) | 射频差分放大电路和射频模组 | |
| US8023923B2 (en) | Mixer circuit | |
| JP2003168938A (ja) | 可変利得型差動増幅回路および乗算回路 | |
| JP2000323938A (ja) | 信号レベル調整回路 | |
| JP4444174B2 (ja) | 周波数変換器及び無線機 | |
| US7098742B2 (en) | Differential/single-ended input stage | |
| KR100573348B1 (ko) | 신호 처리단 및 무선 주파수 튜너 | |
| US6906584B1 (en) | Switchable gain amplifier having a high-pass filter pole | |
| JP2000059147A (ja) | ミキサー回路 | |
| JPH09331220A (ja) | 利得可変増幅器 | |
| US6331804B1 (en) | Amplifier and radio communication apparatus using the same | |
| KR100646030B1 (ko) | 가변 이득 주파수 혼합기 | |
| US6594474B1 (en) | Controlled-gain power amplifier device, in particular for radio-frequency circuits applied to cellular mobile telephony | |
| JP2993496B1 (ja) | リミッタ回路付きミキサ | |
| JP2004040157A (ja) | Ｄｃオフセット除去回路および受信機 | |
| JP2008042704A (ja) | ミキサ回路 | |
| JPH0241034A (ja) | Ｆｍ受信機 | |
| JP2004080456A (ja) | 増幅器、受信回路および無線通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20041013 |