JP2993496B1 - リミッタ回路付きミキサ - Google Patents
リミッタ回路付きミキサInfo
- Publication number
- JP2993496B1 JP2993496B1 JP21767498A JP21767498A JP2993496B1 JP 2993496 B1 JP2993496 B1 JP 2993496B1 JP 21767498 A JP21767498 A JP 21767498A JP 21767498 A JP21767498 A JP 21767498A JP 2993496 B1 JP2993496 B1 JP 2993496B1
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- limiter circuit
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
【要約】
【目的】 受信回路のミキサ回路において、ＲＦ信号が
強いときに生じるミキサ回路の出力電力低下を防止す
る。 【構成】 入力信号が強いときにインピーダンスが低く
なるように構成されたリミッタ回路２０を、ミキサ回路
１０の信号入力端子に付加することによって、入力信号
が強いときにミキサ回路に大振幅の信号が入らないよう
にし、その結果、ミキサの入力トランジスタＱ３の飽和
を避けられるため、ミキサ回路の出力電力低下を防い
だ。
強いときに生じるミキサ回路の出力電力低下を防止す
る。 【構成】 入力信号が強いときにインピーダンスが低く
なるように構成されたリミッタ回路２０を、ミキサ回路
１０の信号入力端子に付加することによって、入力信号
が強いときにミキサ回路に大振幅の信号が入らないよう
にし、その結果、ミキサの入力トランジスタＱ３の飽和
を避けられるため、ミキサ回路の出力電力低下を防い
だ。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、受信回路に使われ
るミキサに係わるものであり、特に、入力にリミッタ回
路を設けたミキサに係わるものである。
るミキサに係わるものであり、特に、入力にリミッタ回
路を設けたミキサに係わるものである。
【０００２】
【従来の技術】携帯電話等の受信回路に、二重平衡型ミ
キサが使われている。特に、電界強度検出回路を含んだ
受信回路にミキサを用いた場合、図３に示すように、強
い受信信号（Ｐｉｎ）が入力した時に、出力電力（Ｐｏ
ｕｔ）が低下し、その結果として、電界強度検出に誤動
作を起こすことがある。この分野において、例えば、特
開昭６０−０５２１２１号公報、特開昭６３−２１９２
９０号公報、特開平０１−２１２９７５号公報、特開平
０４−３２８９２２号公報、特開平０７−１７７０５１
号公報などが知られている。
キサが使われている。特に、電界強度検出回路を含んだ
受信回路にミキサを用いた場合、図３に示すように、強
い受信信号（Ｐｉｎ）が入力した時に、出力電力（Ｐｏ
ｕｔ）が低下し、その結果として、電界強度検出に誤動
作を起こすことがある。この分野において、例えば、特
開昭６０−０５２１２１号公報、特開昭６３−２１９２
９０号公報、特開平０１−２１２９７５号公報、特開平
０４−３２８９２２号公報、特開平０７−１７７０５１
号公報などが知られている。
【０００３】特開昭６０−０５２１２１号公報は、振幅
変調受信機において、混合回路の出力を受ける振幅変調
検波回路の出力をリミッタ回路で制限し更にリミッタ回
路の出力を位相検波し更に移相して得た信号と、振幅変
調検波回路の出力とを差動増幅回路に入力して、妨害波
の変調成分によるビートの混入を防止することを提案し
ている。特開昭６３−２１９２９０号公報は、ミキサを
構成する差動増幅器の負帰還回路に積分コンデンサと電
圧制限ダイオードとの並列回路を設けたバースト波形整
形回路を開示している。
変調受信機において、混合回路の出力を受ける振幅変調
検波回路の出力をリミッタ回路で制限し更にリミッタ回
路の出力を位相検波し更に移相して得た信号と、振幅変
調検波回路の出力とを差動増幅回路に入力して、妨害波
の変調成分によるビートの混入を防止することを提案し
ている。特開昭６３−２１９２９０号公報は、ミキサを
構成する差動増幅器の負帰還回路に積分コンデンサと電
圧制限ダイオードとの並列回路を設けたバースト波形整
形回路を開示している。
【０００４】特開平０１−２１２９７５号公報は、映像
信号と遅延映像信号との差からノイズ成分を抽出して、
このノイズ成分の逆相成分を混合器により映像信号から
除去するノイズ除去回路において、信号レベルに応じて
ノイズ成分のレベルを制御することを提案している。特
開平０４−３２８９２２号公報は、リミッタ増幅器を含
むことにより、ＡＧＣ回路を不要にした、スペクトル拡
散無線伝送用の受信回路を提案している。特開平０７−
１７７０５１号公報は、復調出力の歪率を劣化させるこ
となく受信感度及びＳ／Ｎ比を改善する、ダブルスーパ
ーヘテロダイン方式のＦＭ無線電話装置を開示してい
る。
信号と遅延映像信号との差からノイズ成分を抽出して、
このノイズ成分の逆相成分を混合器により映像信号から
除去するノイズ除去回路において、信号レベルに応じて
ノイズ成分のレベルを制御することを提案している。特
開平０４−３２８９２２号公報は、リミッタ増幅器を含
むことにより、ＡＧＣ回路を不要にした、スペクトル拡
散無線伝送用の受信回路を提案している。特開平０７−
１７７０５１号公報は、復調出力の歪率を劣化させるこ
となく受信感度及びＳ／Ｎ比を改善する、ダブルスーパ
ーヘテロダイン方式のＦＭ無線電話装置を開示してい
る。
【０００５】しかしながら、これら従来技術は、上述し
たような電界強度検出回路を含んだ受信回路にミキサを
用いた場合に強い受信信号が入力した時に出力電力が低
下する問題には、全く触れていない。そして、この問題
は、二重平衡型ミキサだけでなく、同じく差動型式の回
路である差動増幅器でも同様に生じる。
たような電界強度検出回路を含んだ受信回路にミキサを
用いた場合に強い受信信号が入力した時に出力電力が低
下する問題には、全く触れていない。そして、この問題
は、二重平衡型ミキサだけでなく、同じく差動型式の回
路である差動増幅器でも同様に生じる。
【０００６】
【発明が解決しようとする課題】そこで、本発明は、上
記した問題を解決した、ミキサ回路のような差動型式の
回路を提供することを目的とするものである。
記した問題を解決した、ミキサ回路のような差動型式の
回路を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】上記した問題を防ぐため
には、強信号が入力されても出力電力が低下しないミキ
サにする必要がある。出力低下の原因は、ミキサ回路の
ような差動型式の回路の入力トランジスタが飽和するこ
とにある。ミキサ回路などの差動型式の入力トランジス
タに強信号を入力すると、入力トランジスタのベース電
位は、信号の振幅に応じて変動する。このため、入力信
号の振幅が上昇した時、入力トランジスタのベース電位
も上昇する。さらに、入力トランジスタのベース−エミ
ッタ間電圧ＶＢＥは、トランジスタが動作状態の時、ほ
ぼ一定値に保たれるため、ベース電位の上昇にともな
い、エミッタ電位も上昇する。しかし、コレクタ電流の
増加によって、コレクタ電位は、一定または下降する方
向に変動する。このとき、入力トランジスタのコレクタ
−エミッタ間電圧ＶＣＥは、小さくなり、入力トランジ
スタは、飽和状態になる。飽和状態になった時、増幅作
用が低下するため、出力電力が低下する。そこで、 本
発明は、出力低下の原因であるトランジスタの飽和をな
くすために、ミキサ回路のような差動型式の回路の入力
にリミッタ回路をつけることを提案する。
には、強信号が入力されても出力電力が低下しないミキ
サにする必要がある。出力低下の原因は、ミキサ回路の
ような差動型式の回路の入力トランジスタが飽和するこ
とにある。ミキサ回路などの差動型式の入力トランジス
タに強信号を入力すると、入力トランジスタのベース電
位は、信号の振幅に応じて変動する。このため、入力信
号の振幅が上昇した時、入力トランジスタのベース電位
も上昇する。さらに、入力トランジスタのベース−エミ
ッタ間電圧ＶＢＥは、トランジスタが動作状態の時、ほ
ぼ一定値に保たれるため、ベース電位の上昇にともな
い、エミッタ電位も上昇する。しかし、コレクタ電流の
増加によって、コレクタ電位は、一定または下降する方
向に変動する。このとき、入力トランジスタのコレクタ
−エミッタ間電圧ＶＣＥは、小さくなり、入力トランジ
スタは、飽和状態になる。飽和状態になった時、増幅作
用が低下するため、出力電力が低下する。そこで、 本
発明は、出力低下の原因であるトランジスタの飽和をな
くすために、ミキサ回路のような差動型式の回路の入力
にリミッタ回路をつけることを提案する。
【０００８】すなわち、本発明によるならば、入力信号
を受けるリミッタ回路と、該リミッタ回路の出力に入力
が接続されており、該リミッタ回路を介して前記入力信
号を受けて処理する差動型式の処理回路とを具備してお
り、前記リミッタ回路は、前記入力信号が弱いとき、前
記入力信号を制限せず、前記入力信号が強いとき、前記
リミッタ回路の前記入力の入力インピーダンスを低下さ
せるような特性を有していることを特徴とする回路が提
供される。
を受けるリミッタ回路と、該リミッタ回路の出力に入力
が接続されており、該リミッタ回路を介して前記入力信
号を受けて処理する差動型式の処理回路とを具備してお
り、前記リミッタ回路は、前記入力信号が弱いとき、前
記入力信号を制限せず、前記入力信号が強いとき、前記
リミッタ回路の前記入力の入力インピーダンスを低下さ
せるような特性を有していることを特徴とする回路が提
供される。
【０００９】本発明の１つの実施の態様では、前記処理
回路は、第１の信号入力と第２の信号入力とを有する二
重平衡型ミキサであり、前記第１の信号入力が前記リミ
ッタ回路の前記出力に接続されており、前記第２の信号
入力には局部発振信号として振幅が一定の信号が入力さ
れており、前記リミッタ回路は、前記入力信号の振幅が
所定のレベルを越えたとき、前記リミッタ回路の前記第
１の信号入力の入力インピーダンスを低下させることに
より、前記二重平衡型ミキサの前記入力信号の振幅を低
下させ、前記二重平衡型ミキサの強入力時の出力電力低
下を防止する。また、前記処理回路は、差動増幅器でも
よい。
回路は、第１の信号入力と第２の信号入力とを有する二
重平衡型ミキサであり、前記第１の信号入力が前記リミ
ッタ回路の前記出力に接続されており、前記第２の信号
入力には局部発振信号として振幅が一定の信号が入力さ
れており、前記リミッタ回路は、前記入力信号の振幅が
所定のレベルを越えたとき、前記リミッタ回路の前記第
１の信号入力の入力インピーダンスを低下させることに
より、前記二重平衡型ミキサの前記入力信号の振幅を低
下させ、前記二重平衡型ミキサの強入力時の出力電力低
下を防止する。また、前記処理回路は、差動増幅器でも
よい。
【００１０】好ましい態様では、前記リミッタ回路は、
前記入力信号を受けるように接続されたベースを有し、
コレクタからリミッタ回路の出力を出力する第１のトラ
ンジスタと、該第１のトランジスタのベースに接続され
たコレクタと、第１の抵抗を介してグランドに接続され
第２の抵抗を介して前記第１のトランジスタのエミッタ
に接続されたベースと、グランドに接続されたエミッタ
とを有する第２のトランジスタと、第３の抵抗を介して
前記第１のトランジスタのベースに接続されたバイアス
電源とを具備している。
前記入力信号を受けるように接続されたベースを有し、
コレクタからリミッタ回路の出力を出力する第１のトラ
ンジスタと、該第１のトランジスタのベースに接続され
たコレクタと、第１の抵抗を介してグランドに接続され
第２の抵抗を介して前記第１のトランジスタのエミッタ
に接続されたベースと、グランドに接続されたエミッタ
とを有する第２のトランジスタと、第３の抵抗を介して
前記第１のトランジスタのベースに接続されたバイアス
電源とを具備している。
【００１１】そして、前記第１及び第２のトランジスタ
のベース−エミッタ間電圧をＶＢＥで表すとき、前記バ
イアス電源は、前記第１のトランジスタのベースを、２
ＶＢＥ以下のバイアス電圧でバイアスするようになされ
ており、前記入力信号が小振幅のとき、前記第２のトラ
ンジスタはオフ状態に維持されて、前記第１のトランジ
スタがエミッタ接地増幅器として機能し、前記入力信号
が大振幅で、前記第１のトランジスタのベース電圧が２
ＶＢＥより十分大きくなったとき、前記第２のトランジ
スタはオン状態になる。なお、前記バイアス電圧は、例
えば前記第２の抵抗の抵抗値を変えることによって自由
に設定できる。
のベース−エミッタ間電圧をＶＢＥで表すとき、前記バ
イアス電源は、前記第１のトランジスタのベースを、２
ＶＢＥ以下のバイアス電圧でバイアスするようになされ
ており、前記入力信号が小振幅のとき、前記第２のトラ
ンジスタはオフ状態に維持されて、前記第１のトランジ
スタがエミッタ接地増幅器として機能し、前記入力信号
が大振幅で、前記第１のトランジスタのベース電圧が２
ＶＢＥより十分大きくなったとき、前記第２のトランジ
スタはオン状態になる。なお、前記バイアス電圧は、例
えば前記第２の抵抗の抵抗値を変えることによって自由
に設定できる。
【００１２】
【作用】以上のような本発明による回路では、入力信号
が強いときにインピーダンスが低くなるように構成され
たリミッタ回路を、ミキサ回路のような処理回路の信号
入力端子に付加することによって、入力信号が強いとき
にミキサ回路に大振幅の信号が入らないようにし、その
結果、ミキサ回路の出力電力低下を防ぐ。
が強いときにインピーダンスが低くなるように構成され
たリミッタ回路を、ミキサ回路のような処理回路の信号
入力端子に付加することによって、入力信号が強いとき
にミキサ回路に大振幅の信号が入らないようにし、その
結果、ミキサ回路の出力電力低下を防ぐ。
【００１３】
【発明の実施の形態】本発明の実施の態様を添付図面を
参照して説明する。図１は、本発明による、リミッタ回
路付きミキサの回路図である。
参照して説明する。図１は、本発明による、リミッタ回
路付きミキサの回路図である。
【００１４】本発明の構成を図を用いて説明する。図１
において、参照番号１０が、ミキサ回路を示し、参照番
号２０が、リミッタ回路を示している。ミキサ回路１０
のＲＦ信号入力端子となるトランジスタＱ３のベースに
コンデンサＣ１を介してリミッタ回路２０が接続してい
る。
において、参照番号１０が、ミキサ回路を示し、参照番
号２０が、リミッタ回路を示している。ミキサ回路１０
のＲＦ信号入力端子となるトランジスタＱ３のベースに
コンデンサＣ１を介してリミッタ回路２０が接続してい
る。
【００１５】リミッタ回路２０は、トランジスタＱ１及
びＱ２を具備しており、トランジスタＱ１のベースとト
ランジスタＱ２のコレクタが接続され、トランジスタＱ
１のエミッタとトランジスタＱ２のベースとの間に抵抗
Ｒ２が接続され、トランジスタＱ２のベースとグランド
との間に抵抗Ｒ１が接続されている。そして、トランジ
スタＱ２のエミッタは、グランドに接続している。トラ
ンジスタＱ１のベースとトランジスタＱ２のコレクタに
は、抵抗Ｒ８を介してバイアス電源Ｖ５が接続され、さ
らに、コンデンサＣ２を介してＲＦ信号源Ｖ４が接続さ
れている。トランジスタＱ１のコレクタは、抵抗Ｒ３を
介して電源電圧Ｖ１に接続されており、更にコンデンサ
Ｃ１を介して、ミキサ回路１０のＲＦ信号入力端子、す
なわちトランジスタＱ３のベースに接続されている。
びＱ２を具備しており、トランジスタＱ１のベースとト
ランジスタＱ２のコレクタが接続され、トランジスタＱ
１のエミッタとトランジスタＱ２のベースとの間に抵抗
Ｒ２が接続され、トランジスタＱ２のベースとグランド
との間に抵抗Ｒ１が接続されている。そして、トランジ
スタＱ２のエミッタは、グランドに接続している。トラ
ンジスタＱ１のベースとトランジスタＱ２のコレクタに
は、抵抗Ｒ８を介してバイアス電源Ｖ５が接続され、さ
らに、コンデンサＣ２を介してＲＦ信号源Ｖ４が接続さ
れている。トランジスタＱ１のコレクタは、抵抗Ｒ３を
介して電源電圧Ｖ１に接続されており、更にコンデンサ
Ｃ１を介して、ミキサ回路１０のＲＦ信号入力端子、す
なわちトランジスタＱ３のベースに接続されている。
【００１６】一方、ミキサ回路１０は、二重平衡型ミキ
サである。差動対を構成する一対のトランジスタＱ３及
びＱ４のエミッタは、共通接続されて、定電流源Ｉ０を
介してグランドに接続している。トランジスタＱ３のベ
ースは、上述したようにコンデンサＣ１に接続され、更
に、抵抗Ｒ６を介してバイアス電源Ｖ６に接続されてい
る。トランジスタＱ４のベースは、抵抗Ｒ７を介してバ
イアス電源Ｖ６に接続されており、更に、コンデンサＣ
０を介してグランドに接続されている。
サである。差動対を構成する一対のトランジスタＱ３及
びＱ４のエミッタは、共通接続されて、定電流源Ｉ０を
介してグランドに接続している。トランジスタＱ３のベ
ースは、上述したようにコンデンサＣ１に接続され、更
に、抵抗Ｒ６を介してバイアス電源Ｖ６に接続されてい
る。トランジスタＱ４のベースは、抵抗Ｒ７を介してバ
イアス電源Ｖ６に接続されており、更に、コンデンサＣ
０を介してグランドに接続されている。
【００１７】ミキサ回路１０は、更に、２対の差動対を
具備しており、その一方の差動対は、エミッタが共通接
続された一対のトランジスタＱ５及びＱ６で構成され、
他方の差動対は、エミッタが共通接続された一対のトラ
ンジスタＱ７及びＱ８で構成されている。
具備しており、その一方の差動対は、エミッタが共通接
続された一対のトランジスタＱ５及びＱ６で構成され、
他方の差動対は、エミッタが共通接続された一対のトラ
ンジスタＱ７及びＱ８で構成されている。
【００１８】トランジスタＱ５及びＱ８のベースは、共
通接続されて、例えば局部発振器が発生するキャリア周
波数のような第２の信号入力Ｖ２を受ける。トランジス
タＱ６及びＱ７のベースも、共通接続されて、バイアス
電源Ｖ３に接続されている。トランジスタＱ５及びＱ６
の共通接続されたエミッタは、トランジスタＱ３のコレ
クタに接続され、また、トランジスタＱ７及びＱ８の共
通接続されたエミッタは、トランジスタＱ４のコレクタ
に接続されている。そして、トランジスタＱ５及びＱ７
のコレクタは、共通接続されて、抵抗Ｒ４の一端に接続
され、その抵抗Ｒ４の他端は、電源電圧Ｖ１に接続され
ている。トランジスタＱ６及びＱ８のコレクタは、共通
接続されて、抵抗Ｒ５の一端に接続され、その抵抗Ｒ５
の他端は、電源電圧Ｖ１に接続されている。
通接続されて、例えば局部発振器が発生するキャリア周
波数のような第２の信号入力Ｖ２を受ける。トランジス
タＱ６及びＱ７のベースも、共通接続されて、バイアス
電源Ｖ３に接続されている。トランジスタＱ５及びＱ６
の共通接続されたエミッタは、トランジスタＱ３のコレ
クタに接続され、また、トランジスタＱ７及びＱ８の共
通接続されたエミッタは、トランジスタＱ４のコレクタ
に接続されている。そして、トランジスタＱ５及びＱ７
のコレクタは、共通接続されて、抵抗Ｒ４の一端に接続
され、その抵抗Ｒ４の他端は、電源電圧Ｖ１に接続され
ている。トランジスタＱ６及びＱ８のコレクタは、共通
接続されて、抵抗Ｒ５の一端に接続され、その抵抗Ｒ５
の他端は、電源電圧Ｖ１に接続されている。
【００１９】かくして、二重平衡型ミキサが構成され、
トランジスタＱ５及びＱ７の共通接続コレクタとトラン
ジスタＱ６及びＱ８の共通接続コレクタとの間から、ト
ランジスタＱ３のベースに入力された信号と、トランジ
スタＱ５のベースに入力された信号とが掛け合わされた
信号を差動出力の形で得ることができる。または、トラ
ンジスタＱ５及びＱ７の共通接続コレクタとトランジス
タＱ６及びＱ８の共通接続コレクタとの一方とグランド
との間から、シングルエンデット出力を得ることもでき
る。従って、信号源Ｖ４が、受信した高周波信号（ＲＦ
信号）であり、第２の信号入力Ｖ２がキャリア信号（Ｌ
Ｏ信号）であるとすると、中間周波数信号（ＩＦ信号）
に周波数変換することができる。
トランジスタＱ５及びＱ７の共通接続コレクタとトラン
ジスタＱ６及びＱ８の共通接続コレクタとの間から、ト
ランジスタＱ３のベースに入力された信号と、トランジ
スタＱ５のベースに入力された信号とが掛け合わされた
信号を差動出力の形で得ることができる。または、トラ
ンジスタＱ５及びＱ７の共通接続コレクタとトランジス
タＱ６及びＱ８の共通接続コレクタとの一方とグランド
との間から、シングルエンデット出力を得ることもでき
る。従って、信号源Ｖ４が、受信した高周波信号（ＲＦ
信号）であり、第２の信号入力Ｖ２がキャリア信号（Ｌ
Ｏ信号）であるとすると、中間周波数信号（ＩＦ信号）
に周波数変換することができる。
【００２０】以上の構成において、リミッタ回路２０の
トランジスタＱ１のベースおよびトランジスタＱ２のコ
レクタは、バイアス電源Ｖ５と抵抗Ｒ８とにより、電圧
ＶＩでバイアスされている。ここで、バイアス電圧ＶＩ
は、小信号入力時には、トランジスタＱ２がオンしない
電圧（トランジスタＱ１及びＱ２の各々のベース・エミ
ッタ間電圧が互いに等しくＶＢＥで表されるとすると、
ＶＩは約２ＶＢＥ以下、すなわち、電圧ＶＢＥを０．８
Ｖとすると１．６Ｖ以下）に設定している。このよう
に、バイアス電圧ＶＩを設定することにより、リミッタ
回路付きミキサは、以下のように動作する。
トランジスタＱ１のベースおよびトランジスタＱ２のコ
レクタは、バイアス電源Ｖ５と抵抗Ｒ８とにより、電圧
ＶＩでバイアスされている。ここで、バイアス電圧ＶＩ
は、小信号入力時には、トランジスタＱ２がオンしない
電圧（トランジスタＱ１及びＱ２の各々のベース・エミ
ッタ間電圧が互いに等しくＶＢＥで表されるとすると、
ＶＩは約２ＶＢＥ以下、すなわち、電圧ＶＢＥを０．８
Ｖとすると１．６Ｖ以下）に設定している。このよう
に、バイアス電圧ＶＩを設定することにより、リミッタ
回路付きミキサは、以下のように動作する。
【００２１】小信号時、すなわち、ＲＦ入力信号の振幅
がバイアス電圧ＶＩ比べて十分に小さいとき、トランジ
スタＱ１のベース電圧はほぼバイアス電圧ＶＩと見なす
ことができ、従って、リミッタ回路２０のトランジスタ
Ｑ２のベース電圧はＶＢＥより小さいので、トランジス
タＱ２がオフしているため、トランジスタＱ１は、抵抗
Ｒ３を負荷抵抗、抵抗Ｒ１とＲ２をエミッタ抵抗とした
エミッタ接地増幅器として機能する。この状態では、リ
ミッタ回路２０は、トランジスタＱ１のベース上の信号
を制限する動作を一切しないので、トランジスタＱ３の
ベースに印加されるミキサの入力信号波形は、ＲＦ信号
源Ｖ４から供給されるＲＦ入力信号波形がそのまま入力
される。かくして、ミキサ回路１０は、上述したよう
に、通常の二重平衡型ミキサとして動作する。
がバイアス電圧ＶＩ比べて十分に小さいとき、トランジ
スタＱ１のベース電圧はほぼバイアス電圧ＶＩと見なす
ことができ、従って、リミッタ回路２０のトランジスタ
Ｑ２のベース電圧はＶＢＥより小さいので、トランジス
タＱ２がオフしているため、トランジスタＱ１は、抵抗
Ｒ３を負荷抵抗、抵抗Ｒ１とＲ２をエミッタ抵抗とした
エミッタ接地増幅器として機能する。この状態では、リ
ミッタ回路２０は、トランジスタＱ１のベース上の信号
を制限する動作を一切しないので、トランジスタＱ３の
ベースに印加されるミキサの入力信号波形は、ＲＦ信号
源Ｖ４から供給されるＲＦ入力信号波形がそのまま入力
される。かくして、ミキサ回路１０は、上述したよう
に、通常の二重平衡型ミキサとして動作する。
【００２２】一方、入力信号が大振幅の場合、入力信号
の振幅に応じてトランジスタＱ１のベース電位も上昇す
る。ここで、大振幅ＲＦ入力信号のハイレベルをＶsig-
peakで表すと、ＶＩ＋Ｖsig-peakが２ＶＢＥより高い値
に上昇するとき、トランジスタＱ２のベース電圧、すな
わちトランジスタＱ１のベース電圧ＶＩ＋Ｖsig-peakか
らトランジスタＱ１のベース・エミッタ間電圧ＶＢＥと
抵抗Ｒ２の電圧降下分を引いた電圧も、入力振幅に応じ
て上昇し、トランジスタＱ２のベース電圧がＶＢＥより
大きくなる。その結果、この時、トランジスタＱ２がオ
ンするため、トランジスタＱ１のベースおよびトランジ
スタＱ２のコレクタが接続されている端子の入力インピ
ーダンスが低下し、入力信号のハイレベルにリミットが
かかる。これによって、ミキサ回路１０に入力される入
力信号は、ＲＦ入力トランジスタＱ３を飽和させない制
限された波形になり、その結果、出力電力の低下が防止
される。
の振幅に応じてトランジスタＱ１のベース電位も上昇す
る。ここで、大振幅ＲＦ入力信号のハイレベルをＶsig-
peakで表すと、ＶＩ＋Ｖsig-peakが２ＶＢＥより高い値
に上昇するとき、トランジスタＱ２のベース電圧、すな
わちトランジスタＱ１のベース電圧ＶＩ＋Ｖsig-peakか
らトランジスタＱ１のベース・エミッタ間電圧ＶＢＥと
抵抗Ｒ２の電圧降下分を引いた電圧も、入力振幅に応じ
て上昇し、トランジスタＱ２のベース電圧がＶＢＥより
大きくなる。その結果、この時、トランジスタＱ２がオ
ンするため、トランジスタＱ１のベースおよびトランジ
スタＱ２のコレクタが接続されている端子の入力インピ
ーダンスが低下し、入力信号のハイレベルにリミットが
かかる。これによって、ミキサ回路１０に入力される入
力信号は、ＲＦ入力トランジスタＱ３を飽和させない制
限された波形になり、その結果、出力電力の低下が防止
される。
【００２３】上記した実施の態様の効果を、図２に示
す。図３は、リミッタ回路２０を省略して、ＲＦ信号源
Ｖ４を直接コンデンサＣ１に接続した場合の入出力特性
を示している。図２と図３との比較から、本発明による
リミッタ回路付きミキサ回路では、入力信号Ｐｉｎが強
いときすなわち大振幅の入力信号が印加されたときも、
ミキサ回路の出力電力Ｐｏｕｔの低下は見られない。な
お、差動増幅器の場合も同様な問題が生じるので、リミ
ッタ回路２０を差動増幅器に代えても、同様な効果が得
られる。リミッタ回路の特性は、リミッタ回路２０を構
成する抵抗の値によって変えることができる。特に、上
述した動作の説明から明らかなように、抵抗Ｒ２の抵抗
値を変えることにより、バイアス電圧ＶＩを変えること
ができる。すなわち、トランジスタＱ２をオン状態にす
るＲＦ入力信号の振幅を設定することができる。
す。図３は、リミッタ回路２０を省略して、ＲＦ信号源
Ｖ４を直接コンデンサＣ１に接続した場合の入出力特性
を示している。図２と図３との比較から、本発明による
リミッタ回路付きミキサ回路では、入力信号Ｐｉｎが強
いときすなわち大振幅の入力信号が印加されたときも、
ミキサ回路の出力電力Ｐｏｕｔの低下は見られない。な
お、差動増幅器の場合も同様な問題が生じるので、リミ
ッタ回路２０を差動増幅器に代えても、同様な効果が得
られる。リミッタ回路の特性は、リミッタ回路２０を構
成する抵抗の値によって変えることができる。特に、上
述した動作の説明から明らかなように、抵抗Ｒ２の抵抗
値を変えることにより、バイアス電圧ＶＩを変えること
ができる。すなわち、トランジスタＱ２をオン状態にす
るＲＦ入力信号の振幅を設定することができる。
【００２４】
【発明の効果】以上のような本発明による回路では、入
力信号が強いときにインピーダンスが低くなるように構
成されたリミッタ回路を、ミキサ回路のような差動型式
の処理回路の信号入力端子に付加することによって、入
力信号が強いときにミキサ回路に大振幅の信号が入らな
いようにし、その結果、ミキサの入力トランジスタＱ３
の飽和を避けられるため、ミキサ回路の出力電力低下を
防いだ。
力信号が強いときにインピーダンスが低くなるように構
成されたリミッタ回路を、ミキサ回路のような差動型式
の処理回路の信号入力端子に付加することによって、入
力信号が強いときにミキサ回路に大振幅の信号が入らな
いようにし、その結果、ミキサの入力トランジスタＱ３
の飽和を避けられるため、ミキサ回路の出力電力低下を
防いだ。
【図面の簡単な説明】
【図１】 本発明によるリミッタ回路付きミキサ回路の
実施の態様を示す回路図。
実施の態様を示す回路図。
【図２】 本発明によるリミッタ回路付きミキサ回路の
回路特性を示すグラフ。
回路特性を示すグラフ。
【図３】 リミッタ回路なしのミキサの回路特性を示す
グラフ。
グラフ。
１０ ミキサ回路 ２０ リミッタ回路 Ｑ１〜Ｑ８ トランジスタ Ｒ１〜Ｒ７ 抵抗 Ｃ０〜Ｃ２ コンデンサ
Claims (5)
- 【請求項１】入力信号を受けるリミッタ回路と、該リミ
ッタ回路の出力に入力が接続されており、該リミッタ回
路を介して前記入力信号を受けて処理する差動型式の処
理回路とを具備しており、前記リミッタ回路は、前記入
力信号が弱いとき、前記入力信号を制限せず、前記入力
信号が強いとき、前記リミッタ回路の前記入力の入力イ
ンピーダンスを低下させ、前記処理回路への前記入力信
号を制限する特性を有しているリミッタ回路付きミキサ
であって、前記処理回路は、第１の信号入力と第２の信
号入力とを有する二重平衡型ミキサであり、前記第１の
信号入力が前記リミッタ回路の前記出力に接続されてお
り、前記第２の信号入力には局部発振信号として振幅が
一定の信号が入力されており、前記リミッタ回路は、前
記入力信号の振幅が所定のレベルを越えたとき、前記リ
ミッタ回路の入力インピーダンスを低下させることによ
り、前記二重平衡型ミキサの前記入力信号の振幅を低下
させ、前記二重平衡型ミキサの強入力時の出力電力低下
を防止することを特徴とするリミッタ回路付きミキサ。 - 【請求項２】入力信号を受けるリミッタ回路と、該リミ
ッタ回路の出力に入力が接続されており、該リミッタ回
路を介して前記入力信号を受けて処理する差動型式の処
理回路とを具備しており、前記リミッタ回路は、前記入
力信号が弱いとき、前記入力信号を制限せず、前記入力
信号が強いとき、前記リミッタ回路の前記入力の入力イ
ンピーダンスを低下させ、前記処理回路への前記入力信
号を制限する特性を有しているリミッタ回路付きミキサ
であって、前記リミッタ回路は、前記入力信号を受ける
ように接続され、第８の抵抗を介して第５のバイアス電
源が接続されたベースを有し、コレクタからリミッタ回
路の出力を出力する第１のトランジスタと、該第１のト
ランジスタのベースに接続されたコレクタと、第１の抵
抗を介してグランドに接続され第２の抵抗を介して前記
第１のトランジスタのエミッタに接続されたベースと、
グランドに接続されたエミッタとを有する第２のトラン
ジスタとを具備していることを特徴とするリミッタ回路
付きミキサ。 - 【請求項３】入力信号を受けるリミッタ回路と、該リミ
ッタ回路の出力に入力が接続されており、該リミッタ回
路を介して前記入力信号を受けて処理する差動型式の処
理回路とを具備しており、前記リミッタ回路は、前記入
力信号が弱いとき、前記入力信号を制限せず、前記入力
信号が強いとき、前記リミッタ回路の前記入力の入力イ
ンピーダンスを低下させ、前記処理回路への前記入力信
号を制限する特性を有しているリミッタ回路付きミキサ
であって、前記処理回路は、第１の信号入力と第２の信
号入力とを有する二重平衡型ミキサであり、前記第１の
信号入力が前記リミッタ回路の前記出力に接続されてお
り、前記第２の信号入力には局部発振信号として振幅が
一定の信号が入力されており、前記リミッタ回路は、前
記入力信号を受けるように接続され、第８の抵抗を介し
て第５のバイアス電源が接続されたベースを有し、コレ
クタからリミッタ回路の出力を出力する第１のトランジ
スタと、該第１のトランジスタのベースに接続されたコ
レクタと、第１の抵抗を介してグランドに接続され第２
の抵抗を介して前記第１のトランジスタのエミッタに接
続されたベースと、グランドに接続されたエミッタとを
有する第２のトランジスタとを具備しており、前記リミ
ッタ回路は、前記入力信号の振幅が所定のレベルを越え
たとき、前記リミッタ回路の入力インピーダンスを低下
させることにより、前記二重平衡型ミキサの前記入力信
号の振幅を低下させ、前記二重平衡型ミキサの強入力時
の出力電力低下を防止することを特徴とするリミッタ回
路付きミキサ。 - 【請求項４】前記第１及び第２のトランジスタのベース
−エミッタ間電圧をＶＢＥで表すとき、前記バイアス電
源は、前記第１のトランジスタのベースを、２ＶＢＥ以
下のバイアス電圧でバイアスするようになされており、
前記入力信号が小振幅のとき、前記第２のトランジスタ
はオフ状態に維持されて、前記第１のトランジスタがエ
ミッタ接地増幅器として機能し、前記入力信号が大振幅
で、前記第１のトランジスタのベース電圧が２ＶＢＥよ
り大きくなったとき、前記第２のトランジスタはオン状
態になることを特徴とする請求項２または３に記載のリ
ミッタ回路付きミキサ。 - 【請求項５】前記バイアス電圧は、前記第２の抵抗の抵
抗値を変えることによって自由に設定できることを特徴
とする請求項２〜４のいずれか１項に記載のリミッタ回
路付きミキサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21767498A JP2993496B1 (ja) | 1998-07-31 | 1998-07-31 | リミッタ回路付きミキサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21767498A JP2993496B1 (ja) | 1998-07-31 | 1998-07-31 | リミッタ回路付きミキサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2993496B1 true JP2993496B1 (ja) | 1999-12-20 |
| JP2000049540A JP2000049540A (ja) | 2000-02-18 |
Family
ID=16707957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21767498A Expired - Fee Related JP2993496B1 (ja) | 1998-07-31 | 1998-07-31 | リミッタ回路付きミキサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993496B1 (ja) |
-
1998
- 1998-07-31 JP JP21767498A patent/JP2993496B1/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000049540A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5630228A (en) | Double balanced mixer circuit with active filter load for a portable comunication receiver | |
| JP3479404B2 (ja) | 多段可変利得増幅回路 | |
| US7062248B2 (en) | Direct conversion receiver having a low pass pole implemented with an active low pass filter | |
| US7880546B2 (en) | Amplifier and the method thereof | |
| US6882194B2 (en) | Class AB differential mixer | |
| JP3479405B2 (ja) | 送信機の増幅回路 | |
| US7197292B1 (en) | Chopper stabilized analog multiplier | |
| US5521545A (en) | Collector-injection mixer with radio frequency signal applied to collectors of lower transistor pair | |
| US8204469B2 (en) | Low-noise mixer | |
| GB2334163A (en) | A variable gain transconductance amplifier suitable for use in a mixer | |
| US5436931A (en) | FSK receiver | |
| JPH08162983A (ja) | 無線受信機 | |
| EP1532732A2 (en) | System and method for establishing the input impedance of an amplifier in a stacked configuration | |
| US7103341B2 (en) | Harmonic circuit for improving linearity | |
| JP2993496B1 (ja) | リミッタ回路付きミキサ | |
| US6278299B1 (en) | Voltage to current converter | |
| US7002396B2 (en) | Frequency converter | |
| EP1067677B1 (en) | Radio frequency amplifier | |
| JPH10154914A (ja) | 利得制御型トランジスタ電力増幅器 | |
| US20010013811A1 (en) | Grounded emitter amplifier and a radio communication device using the same | |
| JP2000059147A (ja) | ミキサー回路 | |
| KR20030086437A (ko) | 신호 처리단 및 무선 주파수 튜너 | |
| JP2006304040A (ja) | Ｆｍラジオ受信機のａｇｃ回路 | |
| JPS6318362B2 (ja) | ||
| JPS6347085Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990921 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |