JP2004040157A - Dcオフセット除去回路および受信機 - Google Patents

Dcオフセット除去回路および受信機 Download PDF

Info

Publication number
JP2004040157A
JP2004040157A JP2002190206A JP2002190206A JP2004040157A JP 2004040157 A JP2004040157 A JP 2004040157A JP 2002190206 A JP2002190206 A JP 2002190206A JP 2002190206 A JP2002190206 A JP 2002190206A JP 2004040157 A JP2004040157 A JP 2004040157A
Authority
JP
Japan
Prior art keywords
current
differential
transistors
offset
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002190206A
Other languages
English (en)
Inventor
Takeshi Yasunaga
安永 毅
Masaki Suzuka
鈴鹿 正樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002190206A priority Critical patent/JP2004040157A/ja
Publication of JP2004040157A publication Critical patent/JP2004040157A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】入力信号が差動信号であっても低消費電流で精度良くDCオフセットを除去することのできるDCオフセット除去回路を提供すること。
【解決手段】増幅器から出力される差動信号のDC成分を抽出するローパスフィルタ250と、カレントミラー回路を介して接続された2組の差動対トランジスタと、電流源263,264とを備え、一方の差動対トランジスタを構成するトランジスタ251,252のベースに差動信号(入力電圧Vin+,Vin−)のDC成分を入力し、他方の差動対トランジスタを構成するトランジスタ253,254のコレクタからDC成分間のDCオフセット電圧に比例する差動電流Iout+,Iout−を取り出し、増幅器に帰還させることで、DCオフセット電圧を除去する。
【選択図】  図2

Description

【0001】
【発明の属する技術分野】
本発明は、移動無線機等で使用される受信機に搭載され、ベースバンド信号となる差動信号のDCオフセット電圧を除去するDCオフセット除去回路および受信機に関する。
【0002】
【従来の技術】
図5は、従来の受信機の構成を示すブロック図である。同図に示す従来の受信機は、信号を入力する入力端子1201、受信信号および局部発振信号(ローカル信号)を混合する第1、第2のミキサ1202,1203、ローカル信号を発生する局部発振器1204、位相差90゜(π/2)の2つの信号を発生する移相器1205、ベースバンド信号から希望波信号を取り出す第1、第2のローパスフィルタ1206,1207、希望波信号を可変増幅(増幅あるいは減衰)する第1、第2の可変増幅器1208,1209、希望波信号からDCオフセット電圧を除去する第1、第2のDCオフセット除去回路1210,1211、およびDCオフセット電圧除去後の希望波信号を増幅する第1、第2の増幅器1212,1213から主に構成される。
【0003】
上記構成の受信機では、入力端子1201から入力される受信信号は2つに分配され、それぞれ第1、第2のミキサ1202,1203に入力される。一方、局部発振器1204で発生するローカル信号は、移相器1205で位相が90゜異なる2つのローカル信号となり、第1、第2のミキサ1202,1203に入力される。
【0004】
第1、第2のミキサ1202,1203では、受信信号およびローカル信号がそれぞれ混合され、ベースバンド信号に変換された後、第1、第2のローパスフィルタ1206,1207によって希望波信号だけが選択される。希望波信号は、第1、第2の可変増幅器1208,1209によって受信信号を基に所望のレベルとなるように、可変増幅(増幅あるいは減衰)された後、第1、第2の増幅器1212,1213で増幅されて出力される。
【0005】
ここで、ベースバンド信号が直流増幅される場合、この増幅された信号に大きなDCオフセット電圧が生じることになる。このDCオフセット電圧が大きいと、増幅器がDCオフセット電圧により飽和し、ベースバンド信号を正しく伝えることができなくなる。そこで、ベースバンド信号のDCオフセット電圧を除去するために、第1、第2の可変増幅器1208,1209の出力には、それぞれ第1、第2のDCオフセット除去回路1210,1211が接続されている。
【0006】
図6は、従来のDCオフセット除去回路の構成を示す図である。同図に示す従来のDCオフセット除去回路は、コンデンサ1401および抵抗1402から高域通過フィルタを構成している。希望波信号がデジタル復調信号である場合、ベースバンドの希望波信号の周波数成分はDC近傍にも存在するので、DCオフセット除去回路でDC成分を除去する場合、信号成分が損なわれない程度に高域通過フィルタの遮断周波数を十分に小さくする必要があった。このため、大きな容量値のコンデンサが必要となる。また、ベースバンド信号が差動信号である場合、I側およびQ側にそれぞれ2個、合計4個のコンデンサが必要であった。このことは、集積化において、チップ面積の増加につながり、搭載する機器の小型化の妨げとなって、製造コストの増加につながってしまう。
【0007】
図7は、他の従来の受信機の構成を示すブロック図である。図5に示した受信機と比較すると、DCオフセット除去回路の構成および接続が異なっている。ここで、図5の受信機と同一の部分は同一の符号を付すことによりその説明を省略する。図8は、他の従来のDCオフセット除去回路の構成を示す回路図である。このDCオフセット除去回路1250,1251は、入力端子1301、ローパスフィルタ1302、基準電圧1303、トランジスタ1304,1305,1306,1307、および電流源1308からなる差動増幅回路と、電流源1309およびトランジスタ1310,1311からなるカレントミラー回路とから構成されている。
【0008】
このDCオフセット除去回路1250,1251では、ローパスフィルタ1302は、入力端子1301から入力されるベースバンド信号のDC成分を抽出する。抽出されたDC成分がトランジスタ1304のベースに入力されると、抽出されたDC成分と基準電圧1303との差分に比例した電流Δiが差動増幅回路から出力される。電流源1309の電流値をI0とすると、出力端子1312から取り出される電流値は、I0−Δiとなる。この出力端子1312から取り出される電流値を増幅器1212,1213に負帰還させることで、ベースバンド信号に生じたDCオフセット電圧が除去される。また、カレントミラー回路を構成するトランジスタ1310,1311のミラー比を変更することにより負帰還のゲインを調整することが可能である。
【0009】
【発明が解決しようとする課題】
しかしながら、上記従来のDCオフセット除去回路(図8参照)では、入力信号が1つであったため以下の問題点があった。すなわち、入力信号が2つの差動信号である場合、上記DCオフセット除去回路は2組必要であるため、消費電流が増加するという問題点があった。さらに、2つの回路の集積化においては、プロセスのばらつきにより2組の回路間で帰還電流の誤差が生じるため、DCオフセット電圧を十分に除去することが難しいという問題点があった。
【0010】
本発明は、上記従来の問題点に鑑みてなされたものであって、入力信号が差動信号であっても低消費電流で精度良くDCオフセットを除去することのできるDCオフセット除去回路および受信機を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るDCオフセット除去回路は、増幅器から入力された差動信号のDC成分を抽出し、前記差動信号のDCオフセット電圧を除去するための差動電流を前記増幅器に帰還するDCオフセット除去回路であって、前記増幅器から第1、第2の入力端子を介して入力された前記差動信号のDC成分を抽出するDC成分抽出手段と、第1、第2のトランジスタから構成される第1の差動対トランジスタと、前記第1、第2のトランジスタのコレクタとそれぞれ第1、第2のカレントミラー回路を介してコレクタが接続された第3、第4のトランジスタから構成される第2の差動対トランジスタと、前記第1、第2のトランジスタの各エミッタに共通に接続された第1の電流源と、前記第3、第4のトランジスタの各エミッタに共通に接続された第2の電流源と、を備え、前記第1、第4のトランジスタの各ベースが前記DC成分抽出手段を介して前記第1の入力端子に共通に接続されていると共に、前記第2、第3のトランジスタの各ベースが前記DC成分抽出手段を介して前記第2の入力端子に共通に接続されており、前記第1、第2の入力端子間のDCオフセット電圧に比例した差動電流を前記第3および第4のトランジスタのコレクタ側から取り出す。したがって、入力信号が差動信号であっても低消費電流で精度良くDCオフセットを除去することことができる。
【0012】
また、本発明に係るDCオフセット除去回路は、nを任意の定数とし、前記第1の電流源と前記第2の電流源の電流値が1対nに設定され、前記第1の差動対トランジスタと前記第2の差動対トランジスタの増幅度が1対nに設定され、前記第1および第2のカレントミラー回路のミラー比が1対nに設定されている。したがって、nの値を変えることによりDCオフセット除去回路のゲインを変更することができ、除去すべきDCオフセットの許容量を自由に設定できる。
【0013】
また、本発明に係る受信機は、受信信号と局部発振信号とからベースバンド信号となる差動信号を生成する直交復調器と、前記差動信号の帯域を制限するローパスフィルタと、前記ローパスフィルタによって帯域制限された差動信号を可変増幅する可変増幅器と、前記可変増幅器によって増幅された差動信号を増幅する増幅器と、前記増幅器に前記差動電流を帰還させる請求項1または2記載のDCオフセット除去回路と、を備えている。したがって、復調精度の劣化を防止できる。
【0014】
また、本発明に係る受信機は、前記第1の電流源および前記第2の電流源の電流値を可変する制御回路を備えている。したがって、半導体集積回路等で受信機を構成した場合、素子のばらつきによるDCオフセットの発生量に応じて、電流源の電流値を調整することにより、DCオフセット除去の能力を調整することができ、製造時におけるDCオフセット除去が可能となる。
【0015】
さらに、本発明に係る受信機は、前記制御回路は、前記受信信号のレベルに基づいて前記第1の電流源および前記第2の電流源の電流値を可変する。したがって、可変増幅器のゲイン設定が小さく、DCオフセット発生量が少ない場合、電流値の設定を小さくしてDCオフセット除去の能力を下げることにより、消費電流を下げることができる。さらに、集積化に好適な受信機が得られるため、携帯電話機に適用した場合はその小型化が可能となる。
【0016】
【発明の実施の形態】
以下、本発明に係るDCオフセット除去回路および受信機の実施の形態について、〔第1の実施形態〕、〔第2の実施形態〕の順に図面を参照して詳細に説明する。
【0017】
[第1の実施形態]
図1は、第1の実施形態の受信機の構成を示すブロック図である。同図に示す受信機は、携帯電話等に利用されるダイレクトコンバージョン方式のものであり、受信信号を入力する入力端子201、局部発振信号(ローカル信号)を発生する局部発振器204、位相差90°(π/2)の2つのローカル信号を生成する移相器205、受信信号とローカル信号とを混合し、ベースバンド信号となる差動信号をそれぞれ生成する第1、第2のミキサ202,203、差動信号から希望波信号をそれぞれ取り出す第1、第2のローパスフィルタ206,207(特許請求の範囲に記載のローパスフィルタに相当)、希望波信号をそれぞれ可変増幅(増幅あるいは減衰)する第1、第2の可変増幅器208,209(特許請求の範囲に記載の可変増幅器に相当)、可変増幅後の希望波信号をそれぞれ増幅する第1、第2の増幅器212,213(特許請求の範囲に記載の増幅器に相当)、第1、第2の増幅器212,213からそれぞれ出力される差動信号のDCオフセット電圧を抽出し、これを除去するための差動電流をそれぞれ帰還させる第1、第2のDCオフセット除去回路210,211から主に構成される。なお、第1、第2のミキサ202,203および移相器205からなる直交復調器214は、特許請求の範囲に記載された直交復調器に相当する。
【0018】
上記構成の受信機では、入力端子201から入力される受信信号は2チャンネルに分配され、それぞれ第1、第2のミキサ202,203に入力される。一方、局部発振器204から出力される、希望信号にほぼ等しい周波数の局部発振信号は、第1のミキサ202にそのまま入力されると共に、移相器205で位相差90゜の信号となって第2のミキサ203に入力される。
【0019】
第1、第2のミキサ202,203では、受信信号と局部発振信号とがそれぞれ混合され、ベースバンド信号となる差動信号に変換される。この後、第1、第2のローパスフィルタ206,207によって希望信号だけがそれぞれ抽出される。希望信号だけとなった差動信号は、第1、第2の可変増幅器208,209でそれぞれ可変増幅(増幅あるいは減衰)され、さらに、第1、第2の増幅器212,213で復調に必要なレベルまでそれぞれ直流増幅されると、出力端子から出力される。
【0020】
ここで、第1、第2の可変増幅器208,209および増幅器212,213で直流増幅されたことにより、差動信号に発生していたDCオフセット電圧はそのままでは大きな値となってしまうが、本実施形態では、後述するように、第1、第2のDCオフセット除去回路210,211から帰還される差動電流によって増幅器212,213ではDCオフセット電圧が除去される。この差動電流Iout+、Iout−の値が大きい程、増幅器212,213から出力されるDCオフセット電圧は小さくなり、除去能力が上がる。
【0021】
図2は、第1の実施形態のDCオフセット除去回路の構成を示す回路図である。本実施形態のDCオフセット除去回路である第1および第2のDCオフセット除去回路210,211は、同一の構成を有し、かつ同一の動作を行うので、ここでは、その一方についてだけ説明する。すなわち、第1のDCオフセット除去回路210は、増幅器212から出力される差動信号のDC成分を抽出するローパスフィルタ250(特許請求の範囲に記載のDC成分抽出手段に相当)と、第1、第2のトランジスタ251,252から構成される第1の差動対トランジスタ(特許請求の範囲に記載の第1の差動対トランジスタに相当)と、第1、第2のトランジスタ251,252のコレクタとそれぞれ第1、第2のカレントミラー回路を介してコレクタが接続された第3、第4のトランジスタ253,254から構成される第2の差動対トランジスタ(特許請求の範囲に記載の第2の差動対トランジスタに相当)と、第1、第2のトランジスタ251,252のエミッタに共通に接続された第1の電流源263(特許請求の範囲に記載の第1の電流源に相当)と、第3、第4のトランジスタ253,254のエミッタに共通に接続された第2の電流源264(特許請求の範囲に記載の第2の電流源に相当)とを備え、第1、第4のトランジスタ251,254のベースをローパスフィルタ250を介して第1の入力端子275に共通に接続すると共に、第2、第3のトランジスタ252,253のベースをローパスフィルタ250を介して第2の入力端子276に共通に接続し、第1、第2の入力端子275,276間のDCオフセット電圧に比例した差動電流を第3および第4のトランジスタ253,254のコレクタに接続された第1、第2の出力端子281,282から取り出すようにしたものである。
【0022】
ここで、第1のカレントミラー回路は、第1のトランジスタ251のコレクタに接続されたトランジスタ255,256、および第3のトランジスタ253のコレクタに接続されたトランジスタ259,260から構成される。同様に、第2のカレントミラー回路は、第2のトランジスタ252のコレクタに接続されたトランジスタ257,258、および第4のトランジスタ254のコレクタに接続されたトランジスタ261,262から構成される。
【0023】
上記構成のDCオフセット除去回路では、増幅器212からの差動信号(入力電圧)Vin+、Vin−は、ローパスフィルタ250に入力される。ローパスフィルタ250で抽出された差動信号Vin+、Vin−のDC成分は、第1の差動対トランジスタを構成する第1、第2のトランジスタ251,252にそれぞれ入力されると共に、第2の差動対トランジスタを構成する第4、第3のトランジスタ254,253にそれぞれ入力される。そして、入力された差動信号Vin+、Vin−のDC成分のオフセット量に比例する差動電流Iout+、Iout−が第3、第4のトランジスタ253,254のコレクタから出力端子281,282を通じて、増幅器212,213に帰還される。
【0024】
より詳細に説明すると、ローパスフィルタ250を通過した後の差動信号のDC成分は、第1、第4のトランジスタ251,254のベース、および第2、第3のトランジスタ252,253のベースにそれぞれ入力される。第1、第2の差動対トランジスタは、ベースに入力された電圧差に相当する電流がそれぞれのトランジスタに流れるように、電流源263,264の定電流I1,I2をそれぞれ分流する。
【0025】
このとき、前述したトランジスタ255,256およびトランジスタ259,260からなる第1のカレントミラー回路により、トランジスタ251のコレクタに流れる電流値と同じ値の電流がトランジスタ253のコレクタに向けて流れ込む。同様に、前述したトランジスタ257,258およびトランジスタ261,262からなる第2のカレントミラー回路により、トランジスタ252のコレクタに流れる電流値と同じ値の電流がトランジスタ254のコレクタに向けて流れ込む。
【0026】
したがって、出力端子281では、第1のカレントミラー回路によりトランジスタ253のコレクタに向けて流れ込む電流と、トランジスタ253に流れるコレクタ電流(定電流I2の一方の分流電流)との差分に相当する差動電流Iout+が出力される。同様に、出力端子282では、第2のカレントミラー回路によりトランジスタ254のコレクタに向けて流れ込む電流と、トランジスタ254に流れるコレクタ電流(定電流I2の他方の分流電流)との差分に相当する差分電流Iout−が出力される。
【0027】
例えば、入力電圧Vin+がH(High)レベル電圧、入力電圧Vin−がL(Low)レベル電圧である場合、ローパスフィルタ250通過後のDC成分によって、トランジスタ251,254がオンし、トランジスタ252,253がオフとなるので、第1のカレントミラー回路によりトランジスタ253のコレクタに向けて流れ込む電流(電流源263の定電流I1に相当)がそのまま出力端子281から差動電流Iout+として流れ出し、出力端子282から電流源264の定電流I2に相当する差動電流Iout−が引き込まれる。
【0028】
逆に、入力電圧Vin+がLレベル電圧、入力電圧Vin−がHレベル電圧である場合、出力端子281から電流源264の定電流I2に相当する差動電流Iout+が引き込まれ、出力端子282から第2のカレントミラー回路によりトランジスタ254のコレクタに向けて流れ込む電流(電流源263の定電流I1に相当)がそのまま差動電流Iout−として流れ出す。
【0029】
このように、本実施形態のDCオフセット除去回路210,211では、入力した差動信号(入力電圧Vin+,Vin−)のDCオフセット電圧に比例した差動電流Iout+,Iout−が出力端子281,282を通じて増幅器212,213に帰還される。
【0030】
なお、第1の実施形態では、電流源263の定電流I1と電流源264の定電流I2の比、2組の差動対トランジスタの増幅度の比、および第1、第2のカレントミラー回路のミラー比をそれぞれ1対1として説明したが、これらの比をそれぞれ1対n(nは任意の定数)に設定しても良い。これにより、DCオフセット除去回路のゲインを変えることができ、除去すべきDCオフセット電圧の許容量を自由に設定できる。このことは、第2の実施形態においても同様である。
【0031】
[第2の実施形態]
図3は、第2の実施形態の受信機の構成を示すブロック図である。図4は、第2の実施形態のDCオフセット除去回路の構成を示す回路図である。第1の実施形態と同一の構成要素については同一の符号を付すことによりその説明を省略する。
【0032】
図3に示すように、第2の実施形態の受信機には、第1の実施形態と比較して、制御部215(特許請求の範囲に記載の制御回路に相当)が設けられている。制御部215は、ベースバンドとなる差動信号I,IX,Q,QXが一定のレベルを保つように、可変増幅器208,209の利得を制御するための利得制御信号(利得制御電圧)Vgcを発生する。
【0033】
また、制御部215は、電流源263の定電流I1および電流源264の定電流I2を制御するための電流制御信号(電流制御電圧)Vcを発生する。電流源264の定電流I2の値は、出力端子281,282から差動電流Iout+,Iout−として引き抜かれる最大の電流量に決定されている。このため、電流制御電圧Vcによって定電流I1,I2の値を一定の比に保ちながら同時にその電流量を制御することによって、DCオフセット除去回路のDCオフセット除去能力を任意に設定することができる。
【0034】
また、DCオフセット除去回路では、増幅器212,213で増幅される差動信号のDCオフセット電圧は、増幅器212,213の利得が大きい程大きくなるので、DCオフセット電圧によって回路の飽和状態が発生し易くなる。逆に、増幅器212,213の利得が小さい場合、DCオフセット電圧による回路の飽和状態は発生しにくい。
【0035】
したがって、制御部215は、可変増幅器208,209の利得制御電圧Vgcを発生させると同時に、この電圧に比例するような電流制御電圧Vcを発生させる。すなわち、可変増幅器208,209の利得を大きく設定する場合、DCオフセット除去回路210,211の差動電流Iout+,Iout−を増加させてDCオフセット除去回路210,211のDCオフセット除去能力を上げる。逆に、可変増幅器208,209の利得を小さく設定する場合、DCオフセット除去回路210,211のDCオフセット除去能力を下げる。
【0036】
このようにして、受信機における受信信号の電解強度が大きい場合、すなわち可変増幅器208,209の利得が小さく設定される場合、DCオフセット除去回路210,211の差動電流Iout+,Iout−を削減し、受信機全体の消費電流を低く抑えることができる。したがって、第2の実施形態の受信機を携帯電話等の移動無線機に適用した場合、動作時の消費電流が少なくなるため、移動無線機の動作時間を延ばすことができる。
【0037】
【発明の効果】
以上説明したように、本発明に係るDCオフセット除去回路および受信機によれば、入力信号が差動信号であっても低消費電流で精度良くDCオフセットを除去可能なDCオフセット除去回路を提供することができる。さらに、当該DCオフセット除去回路を受信機に搭載することで、低消費電流で復調精度が劣化しない受信機を得ることができる。
【図面の簡単な説明】
【図1】第1の実施形態の受信機の構成を示すブロック図
【図2】第1の実施形態のDCオフセット除去回路の構成を示す回路図
【図3】第2の実施形態の受信機の構成を示すブロック図
【図4】第2の実施形態のDCオフセット除去回路の構成を示す図
【図5】従来の受信機の構成を示すブロック図
【図6】従来のDCオフセット除去回路の構成を示す図
【図7】他の従来の受信機の構成を示すブロック図
【図8】他の従来のDCオフセット除去回路の構成を示す回路図
【符号の説明】
202,203 ミキサ
206,207 ローパスフィルタ
208,209 可変増幅器
210,211 DCオフセット除去回路
212,213 増幅器
215 制御部
250 ローパスフィルタ
251〜254 トランジスタ
255〜262 トランジスタ
263,264 電流源

Claims (5)

  1. 増幅器から入力された差動信号のDC成分を抽出し、前記差動信号のDCオフセット電圧を除去するための差動電流を前記増幅器に帰還するDCオフセット除去回路であって、
    前記増幅器から第1、第2の入力端子を介して入力された前記差動信号のDC成分を抽出するDC成分抽出手段と、
    第1、第2のトランジスタから構成される第1の差動対トランジスタと、
    前記第1、第2のトランジスタのコレクタとそれぞれ第1、第2のカレントミラー回路を介してコレクタが接続された第3、第4のトランジスタから構成される第2の差動対トランジスタと、
    前記第1、第2のトランジスタの各エミッタに共通に接続された第1の電流源と、
    前記第3、第4のトランジスタの各エミッタに共通に接続された第2の電流源と、を備え、
    前記第1、第4のトランジスタの各ベースが前記DC成分抽出手段を介して前記第1の入力端子に共通に接続されていると共に、前記第2、第3のトランジスタの各ベースが前記DC成分抽出手段を介して前記第2の入力端子に共通に接続されており、
    前記第1、第2の入力端子間のDCオフセット電圧に比例した差動電流を前記第3および第4のトランジスタのコレクタ側から取り出すことを特徴とするDCオフセット除去回路。
  2. nを任意の定数とし、
    前記第1の電流源と前記第2の電流源の電流値が1対nに設定され、
    前記第1の差動対トランジスタと前記第2の差動対トランジスタの増幅度が1対nに設定され、
    前記第1および第2のカレントミラー回路のミラー比が1対nに設定されていることを特徴とする請求項1記載のDCオフセット除去回路。
  3. 受信信号と局部発振信号とからベースバンド信号となる差動信号を生成する直交復調器と、
    前記差動信号の帯域を制限するローパスフィルタと、
    前記ローパスフィルタによって帯域制限された差動信号を可変増幅する可変増幅器と、
    前記可変増幅器によって増幅された差動信号を増幅する増幅器と、
    前記増幅器に前記差動電流を帰還させる請求項1または2記載のDCオフセット除去回路と、
    を備えたことを特徴とする受信機。
  4. 前記第1の電流源および前記第2の電流源の電流値を可変する制御回路を備えたことを特徴とする請求項3記載の受信機。
  5. 前記制御回路は、前記受信信号のレベルに基づいて前記第1の電流源および前記第2の電流源の電流値を可変することを特徴とする請求項4記載の受信機。
JP2002190206A 2002-06-28 2002-06-28 Dcオフセット除去回路および受信機 Pending JP2004040157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002190206A JP2004040157A (ja) 2002-06-28 2002-06-28 Dcオフセット除去回路および受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002190206A JP2004040157A (ja) 2002-06-28 2002-06-28 Dcオフセット除去回路および受信機

Publications (1)

Publication Number Publication Date
JP2004040157A true JP2004040157A (ja) 2004-02-05

Family

ID=31700187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002190206A Pending JP2004040157A (ja) 2002-06-28 2002-06-28 Dcオフセット除去回路および受信機

Country Status (1)

Country Link
JP (1) JP2004040157A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245844A (ja) * 2005-03-02 2006-09-14 Seiko Instruments Inc オペアンプ
US9203364B2 (en) 2013-12-25 2015-12-01 Panasonic Corporation DC offset canceller
JP2016054452A (ja) * 2014-09-04 2016-04-14 住友電気工業株式会社 光変調器駆動回路
CN114533087A (zh) * 2022-04-28 2022-05-27 之江实验室 一种基于斩波技术消除电极间直流偏移的方法及系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245844A (ja) * 2005-03-02 2006-09-14 Seiko Instruments Inc オペアンプ
JP4500185B2 (ja) * 2005-03-02 2010-07-14 セイコーインスツル株式会社 オペアンプ
US9203364B2 (en) 2013-12-25 2015-12-01 Panasonic Corporation DC offset canceller
JP2016054452A (ja) * 2014-09-04 2016-04-14 住友電気工業株式会社 光変調器駆動回路
CN114533087A (zh) * 2022-04-28 2022-05-27 之江实验室 一种基于斩波技术消除电极间直流偏移的方法及系统

Similar Documents

Publication Publication Date Title
US7880546B2 (en) Amplifier and the method thereof
US7062248B2 (en) Direct conversion receiver having a low pass pole implemented with an active low pass filter
Guthrie et al. A CMOS gyrator low-IF filter for a dual-mode Bluetooth/ZigBee transceiver
US8116717B2 (en) Self-calibrating direct conversion transmitter with converting/steering device
CN107093986B (zh) 信号处理电路
JP3721144B2 (ja) 周波数変換器、直交復調器及び直交変調器
JP2004072361A (ja) ゲインコントロールアンプ、受信回路および無線通信装置
KR100672030B1 (ko) 신호발생장치, 주파수변환장치, 및 수신기
US20020094792A1 (en) Signal processing semiconductor integrated circuit device and wireless communication system
JP2002043852A (ja) 半導体集積回路
US8380157B2 (en) Up-conversion mixer with signal processing
EP0833440A1 (en) Low distortion large swing frequency down converter filter amplifier circuit
US20070032215A1 (en) Circuit current generation apparatus and method thereof, and singal processing apparatus
JP2004040157A (ja) Dcオフセット除去回路および受信機
JP2007013560A (ja) 周波数変換器及び無線機
KR20070119528A (ko) 재구성가능한 주파수 필터
JP2002198778A (ja) フィルタ具備装置
US8364111B2 (en) Down-conversion mixer with signal processing
KR100467002B1 (ko) 액티브필터회로
US7180369B1 (en) Baseband filter start-up circuit
KR20060121886A (ko) 신호 처리 회로, 칩 및 수신기
US6388529B2 (en) Grounded emitter amplifier and a radio communication device using the same
JPH10154914A (ja) 利得制御型トランジスタ電力増幅器
JP2001168663A (ja) 2つの電気信号の振幅を比較する方法
JP2000059147A (ja) ミキサー回路