JP2004080456A - 増幅器、受信回路および無線通信装置 - Google Patents
増幅器、受信回路および無線通信装置 Download PDFInfo
- Publication number
- JP2004080456A JP2004080456A JP2002238750A JP2002238750A JP2004080456A JP 2004080456 A JP2004080456 A JP 2004080456A JP 2002238750 A JP2002238750 A JP 2002238750A JP 2002238750 A JP2002238750 A JP 2002238750A JP 2004080456 A JP2004080456 A JP 2004080456A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- gain
- transistors
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【課題】同じ回路構成の増幅器を2つ並べて、利得を切り替えても出力インピーダンスが変化しないようにした場合、回路を構成する素子数が増幅器2個分となるため回路規模が大きくなり、IC化に当たってチップ面積が大きくなる。
【解決手段】利得の切り替えが可能な増幅器10において、増幅動作をするトランジスタQ1に対してスイッチ回路として動作する第1,第2のトランジスタQ2,Q3をカスコード接続し、一方のトランジスタQ2のコレクタを抵抗R1を介して電源端子3に、他方のトランジスタQ3のコレクタをインピーダンス素子Z1を介して電源端子4に、さらにインピーダンス素子Z2を介して出力端子2にそれぞれ接続し、利得制御回路7による制御のもとに、入力信号の信号レベルに応じてトランジスタQ2,Q3のいずれかをオンさせて利得を切り替えるようにする。
【選択図】 図1
【解決手段】利得の切り替えが可能な増幅器10において、増幅動作をするトランジスタQ1に対してスイッチ回路として動作する第1,第2のトランジスタQ2,Q3をカスコード接続し、一方のトランジスタQ2のコレクタを抵抗R1を介して電源端子3に、他方のトランジスタQ3のコレクタをインピーダンス素子Z1を介して電源端子4に、さらにインピーダンス素子Z2を介して出力端子2にそれぞれ接続し、利得制御回路7による制御のもとに、入力信号の信号レベルに応じてトランジスタQ2,Q3のいずれかをオンさせて利得を切り替えるようにする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、増幅器、受信回路および無線通信装置に関し、特に利得の切り替えが可能な増幅器、これを高周波部の低雑音増幅器として用いた受信回路および当該受信回路を搭載した無線通信装置に関する。
【0002】
【従来の技術】
携帯電話などの無線通信装置では、アンテナで受信して得られる受信信号の信号レベルが極めて微小であることから、この微小信号を増幅する初段の増幅器として低雑音増幅器が用いられる。この低雑音増幅器には、受信信号レベルが基地局からの距離によって大きく変化するので、低雑音でかつ広ダイナミックレンジであることが要求される。
【0003】
さらに、低雑音増幅器としては、大信号入力時には後段で信号が歪まないようにするためには、利得の切り替えが可能であることが必要である。具体的には、大信号入力時には低雑音増幅器をバイパスしたり、利得の値を負にする、即ち減衰器として動作させる場合もあり得る。ここで、利得の切り替え時に、低雑音増幅器の出力インピーダンスが変化すると後段との整合がとれなくなるため、特性を満足できなくなってしまう。
【0004】
従来例に係る低雑音増幅器の構成例を図8に示す。同図から明らかなように、従来例に係る低雑音増幅器は、利得を切り替えても出力インピーダンスが変化しないように、同じ回路構成の2つの増幅器101,102を入力端子103と出力端子104との間に並列に配置し、一方の増幅器102には減衰器105を挿入することで、2つの増幅器101,102に利得の差を持たせ、どちらか一方を選択する構成となっていた(文献「“LOW−NOISE, LOW−DISTORTION FRONT−END IC FOR 1.1−V PAGING RECEIVER”IEEE Transactions on Consumer Electronics,
Vol.37, No.3, AUGUST 1991」参照)。
【0005】
具体的には、切替回路106によって小信号の入力時にはスイッチSW1をオン(閉)させることにより、高利得の増幅器101にバイアス電流が流れ、当該増幅器101が選択されて動作状態となる。このとき、低利得側のスイッチSW2はオフ(開)状態にある。逆に、大信号の入力時にはスイッチSW2をオンさせることにより、低利得の増幅器102にバイアス電流が流れ、当該増幅器102が選択されて動作状態となる。このとき、高利得側のスイッチSW1はオフ状態にある。
【0006】
【発明が解決しようとする課題】
上述したように、従来例に係る低雑音増幅器では、利得を切り替えても出力インピーダンスが変化しないようにするために、同じ回路構成の増幅器101,102を2つ並べる構成を採っていたことから、回路を構成する素子数が増幅器2個分となって多くなるために回路規模が大きくなり、IC化に当たってチップ面積が大きくなるという課題があった。
【0007】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、少ない素子数にて信号レベルに応じた利得の切り替えを可能とし、しかも利得を切り替えても出力インピーダンスが変化しない増幅器、これを高周波部の低雑音増幅器として用いた受信回路および当該受信回路を搭載した無線通信装置を提供することにある。
【0008】
【課題を解決するための手段】
本発明による増幅器は、増幅動作をする増幅トランジスタと、この増幅トランジスタとカスコード接続された第1,第2のトランジスタと、前記第1のトランジスタの電源供給端子と第1の抵抗を介して接続される第1の電源端子と、前記第2のトランジスタの電源供給端子と直結または第1のインピーダンス素子を介して接続される第2の電源端子と、前記第1,第2のトランジスタ同士の電源供給端子間に接続される第2の抵抗と、前記第2のトランジスタの電源供給端子と直結または第2のインピーダンス素子を介して接続される出力端子と、前記増幅トランジスタに与えられる信号レベルに応じて前記第1,第2のトランジスタのいずれかをオンさせることによって利得の切り替えを行う利得制御回路とを備えた構成となっている。この増幅器は、アンテナで受信された微小信号を増幅する低雑音増幅器を高周波部に持つ受信回路において、当該低雑音増幅器として用いられる。また、当該増幅器を用いた受信回路は、携帯電話に代表される無線通信装置に搭載されて用いられる。
【0009】
上記構成の増幅器、これを低雑音増幅器として用いた受信回路または当該受信回路を搭載した無線通信装置において、利得制御回路は、信号レベルが所定レベルよりも小さいときに、第1のトランジスタをオフ、第2のトランジスタをオンさせる。このとき、増幅器は高利得の状態となる。一方、利得制御回路は、信号レベルが所定レベル以上のときに、第1のトランジスタをオン、第2のトランジスタをオフさせる。このとき、増幅器は低利得の状態となる。また、出力端子側に位置する第2のトランジスタの電源供給端子が第2の電源端子および出力端子にそれぞれ例えばインピーダンス素子を介して接続されることで、利得を切り替えても出力インピーダンスが変化することもない。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0011】
[第1実施形態]
図1は、本発明の第1実施形態に係る増幅器の構成例を示す回路図である。図1から明らかなように、本実施形態に係る増幅器10は、入力端子1、出力端子2、電源Vccに接続された第1,第2の電源端子3,4およびグランド端子5を備えるとともに、増幅動作をするトランジスタQ1、スイッチ回路を構成する複数、例えば2つのトランジスタQ2,Q3、インピーダンス素子Z1,Z2、抵抗R1,R2、バイアス回路6および利得制御回路7を有する構成となっており、例えばIC化されて用いられる。出力端子2には負荷RLが接続されることになる。
【0012】
トランジスタQ1は、バイアス回路6によってベースがバイアスされており、入力端子1を介して入力される信号をベース入力としてこれを増幅する。2つのトランジスタQ2,Q3は、トランジスタQ1とカスコード接続されている。すなわち、トランジスタQ2,Q3の各エミッタがトランジスタQ1のコレクタに共通に接続されている。これらトランジスタQ2,Q3は、利得制御回路7によってオン/オフ制御、即ちスイッチングの制御が行われる。
【0013】
利得制御回路7は、入力端子1を介して入力される信号レベルに応じてトランジスタQ2,Q3のいずれか一方をオンさせる。抵抗R1は、トランジスタQ2のコレクタと第1の電源端子3との間に接続されている。抵抗R2は、トランジスタQ2,Q3の各コレクタ間に接続されている。インピーダンス素子Z1は、トランジスタQ3のコレクタと第2の電源端子4との間に接続されている。インピーダンス素子Z2は、トランジスタQ3のコレクタと出力端子2との間に接続されている。
【0014】
続いて、上記構成の第1実施形態に係る増幅器10の回路動作について説明する。入力端子1から信号が入力されると、この信号はトランジスタQ1で増幅され、トランジスタQ1とカスコード接続されたトランジスタQ2またはQ3を介して出力端子2から外部に出力される。このとき、電源端子3に接続された抵抗R1および電源端子4に接続されたインピーダンス素子Z1を介してトランジスタQ2,Q3およびトランジスタQ1に電源電圧Vccが供給される。
【0015】
ここで、一例として、インピーダンス素子Z1としてインダクタ、インピーダンス素子Z2としてキャパシタを用いるものとすると、信号はインピーダンス素子Z2であるキャパシタで直流成分がカットされて出力端子2から出力される。ここで、インピーダンス素子Z1,Z2であるインダクタおよびキャパシタは、出力のインピーダンス整合回路も兼ねることになる。この例では、インピーダンス素子Z1,Z2をICの内部に構成しているが、ICの外部に外付けとした構成であっても構わない。
【0016】
ここで、利得制御回路7による制御のもとに、トランジスタQ2,Q3のどちらがオン状態になるかで、本増幅器10の利得の切り替えが行われる。利得制御回路7は、小信号入力時、即ち入力端子1を介して入力される信号レベルが所定レベルよりも小さいときには、トランジスタQ2をオフ、トランジスタQ3をオンさせる。このとき、増幅器10は高利得の状態となる。この高利得のときの等価回路を図2に示す。この等価回路では、インピーダンス素子Z1をインダクタL1、インピーダンス素子Z2をキャパシタC1として示している。
【0017】
この高利得時の利得G1は、トランジスタQ1の相互コンダクタンスをgm とすると、
【数1】
なる数式で表される。
【0018】
ここでは、数式上において、抵抗R1,R2の各抵抗値をそのままR1,R2として、インダクタL1のインダクタンスをそのままL1として、キャパシタC1のキャパシタンスをそのままC1としてそれぞれ示している。
【0019】
一方、利得制御回路7は、大信号入力時、即ち入力端子1を介して入力される信号レベルが所定レベル以上のときには、トランジスタQ2をオン、トランジスタQ3をオフさせる。このとき、増幅器10は低利得の状態となる。この低利得のときの等価回路を図3に示す。
【0020】
この低利得時の利得G2は、
【数2】
なる数式で表される。
【0021】
数式は複雑になるが、R1を小さくしてR1:R2の比を大きくとると、G1:G2の比は(R1+R2):R1に近づいてくる。かくして、増幅器10の利得の切り替えが可能となる。この構成によれば、抵抗値R1,R2の選定によって、低利得時に、デシベル(dB)で表した利得をゼロにすること、あるいは負の値にすること、即ち増幅器10を減衰器として動作させることも可能である。すなわち、必要に応じて、利得がゼロ、または負の値になるように抵抗値R1,R2を選定すれば良い。
【0022】
一方、本増幅器10を出力側から見た場合、その等価回路は図4に示すようになり、出力インピーダンスZoは、
【数3】
なる数式で表される。ここで、Zc2,Zc3はそれぞれトランジスタQ2,Q3のコレクタを見たインピーダンスであり、オン/オフによって殆ど変化しない。したがって、増幅器10の利得を切り替えても出力インピーダンスZoは殆ど変化しないことになる。
【0023】
上述したように、利得の切り替えが可能な増幅器10において、増幅動作をするトランジスタQ1に対してスイッチ回路として動作する第1,第2のトランジスタQ2,Q3をカスコード接続し、一方のトランジスタQ2のコレクタを抵抗R1を介して電源端子3に、他方のトランジスタQ3のコレクタをインピーダンス素子Z1を介して電源端子4に、さらにインピーダンス素子Z2を介して出力端子2にそれぞれ接続し、入力信号の信号レベルに応じてトランジスタQ2,Q3のいずれかをオンさせて利得を切り替えるようにしたことで、少ない素子数にて信号レベルに応じた利得の切り替えが可能となる。
【0024】
しかも、第2のトランジスタQ3のコレクタが電源端子4とインピーダンス素子Z1を介して、出力端子2とインピーダンス素子Z2を介してそれぞれ接続され、これらインピーダンス素子Z1,Z2が出力のインピーダンス整合回路として機能することになるため、利得を切り替えても出力インピーダンスが変化することもない。また、素子数が少なくて済むことで、小さな回路規模で実現できるとともに、IC化に当たってチップ面積を小さくできる。
【0025】
なお、本実施形態では、トランジスタQ3のコレクタと電源端子4との間にインピーダンス素子Z1を、出力端子2との間にインピーダンス素子Z2をそれぞれ介在させ、IC内部でインピーダンス整合をとる構成としたが、これらインピーダンス素子Z1,Z2を省略してトランジスタQ3のコレクタと電源端子4および出力端子2とをそれぞれ直結し、IC外部でインピーダンス整合をとるように構成することも可能である。
【0026】
[第2実施形態]
図5は、本発明の第2実施形態に係る増幅器の構成例を示す回路図であり、図中、図1と同等部分には同一符号を付して示している。本実施形態に係る増幅器10Aは、増幅動作をするトランジスタQ1とカスコード接続される一方のトランジスタQ2として、n個(nは2以上の整数)のトランジスタQ2−1〜Q2−nを用い、n個のトランジスタQ2−1〜Q2−n同士のコレクタ間には抵抗R2−1〜R2−nをそれぞれ接続するとともに、n個のトランジスタQ2−1〜Q2−nのうちの1つ、例えばトランジスタQ3から一番離れているトランジスタQ2−nのコレクタと電源端子3との間に抵抗R1を設けた構成を採っている。
【0027】
この第2実施形態に係る増幅器10Aにおいては、電源端子4側のインピーダンス素子Z1としてインダクタL1を、出力端子2側のインピーダンス素子Z2としてキャパシタC1をそれぞれ用いる場合を例に挙げて示している。利得制御回路7は、入力端子1から入力される信号レベルに応じてn個のトランジスタQ2−1〜Q2−nおよびトランジスタQ3のうちのいずれか1つまたは複数をオンさせることで利得の切り替え制御を行う。
【0028】
上記構成の第2実施形態に係る増幅器10Aにおいて、n個のトランジスタQ2−1〜Q2−nの全てをオフ、トランジスタQ3をオンにしたときに利得が最大値となる。逆に、n個のトランジスタQ2−1〜Q2−nの全てをオン、トランジスタQ3をオフにしたときに利得が最小値となる。そして、トランジスタQ3をオフにした状態で、n個のトランジスタQ2−1〜Q2−nをQ2−1側から順にオンしていくことで、利得が最大値側から最小値側へ段階的に切り替わっていくことになる。
【0029】
ここで、簡単のため、n=3とし、抵抗R1、抵抗R2−1〜R2−3の各抵抗値およびインダクタL1の抵抗成分をRとした場合を例に採って利得Gの変化について具体的な数値をもって説明する。
【0030】
トランジスタQ3のみをオンにしたときの利得G1は、
G1=gm×(4R//R)=0.8・gm・R
となる。トランジスタQ2−1のみをオンにしたときの利得G2は、
G2=gm×(3R//2R)×(R/2R)
=0.6・gm・R
となる。トランジスタQ2−2のみをオンにしたときの利得G3は、
G3=gm×(2R//3R)×(R/3R)
=0.4・gm・R
となる。トランジスタQ2−3のみをオンにしたときの利得G4は、
G4=gm×(R//4R)×(R/4R)
=0.2・gm・R
となる。
【0031】
すなわち、図5において、抵抗R1および抵抗R2−1〜R2−nとして全て同じ抵抗値のものを用い、トランジスタQ3、トランジスタQ2−1、トランジスタQ2−2、……、トランジスタQ2−nの順に1つずつオンさせることで、利得Gが一定の変化幅をもって最大値側から最小値側へ段階的に切り替わることになる。
【0032】
ただし、抵抗R1の抵抗値と抵抗R2−1〜R2−nの各抵抗値とは異なっていても良い。また、抵抗R2−1〜R2−nの各々として、必ずしも全て同じ抵抗値のものを用いる必要はなく、それぞれ異なる抵抗値のものを用い、それらの抵抗値を適当に選定することで、利得が最大値側から最小値側へ段階的に切り替わる際の変化幅を任意に設定することが可能となる。
【0033】
上述した第2実施形態に係る増幅器10Aによれば、第1実施形態に係る増幅器10の場合と同様の作用効果を得ることができることに加えて、入力端子1から入力される信号レベルに応じて細かなステップで利得を多段階に切り替えることができるため、使用目的に応じて信号レベルに対応した最適な利得Gを設定できることになる。
【0034】
なお、本実施形態では、トランジスタQ3のコレクタと電源端子4との間にインダクタL1を、出力端子2との間にキャパシタC1をそれぞれ介在させるとしてIC内部でインピーダンス整合をとる構成としたが、これらインピーダンス素子を省略してトランジスタQ3のコレクタと電源端子4および出力端子2とを直結し、IC外部でインピーダンス整合をとるように構成することも可能である。また、キャパシタC1の代わりにLCのネットワーク等による整合回路を挿入しても良い。
【0035】
[第3実施形態]
図6は、本発明の第3実施形態に係る増幅器の構成例を示す回路図であり、図中、図5と同等部分には同一符号を付して示している。本実施形態に係る増幅器10Bは、増幅動作をするトランジスタQ1とカスコード接続される一方のトランジスタQ2として、n個(nは2以上の整数)のトランジスタQ2−1〜Q2−nを用い、n個のトランジスタQ2−1〜Q2−n同士のコレクタ間には抵抗R2−1〜R2−nをそれぞれ接続するとともに、n個のトランジスタQ2−1〜Q2−nの各コレクタとn個の電源端子3−1〜3−nとの間に抵抗R1−1〜R1−nをそれぞれ接続した構成を採っている。
【0036】
すなわち、第3実施形態に係る増幅器10Bは、抵抗R1−1〜R1−nをn個のトランジスタQ2−1〜Q2−n全てのコレクタと電源端子3−1〜3−nとの間にそれぞれ接続している点で、単一の抵抗R1をn個のトランジスタQ2−1〜Q2−nのいずれか1つのコレクタと電源端子3との間に接続した構成を採っている第2実施形態に係る増幅器と相違している。ただし、必ずしもn個のトランジスタQ2−1〜Q2−n全てについて抵抗R1−1〜R1−nを設ける必要はなく、n個のトランジスタQ2−1〜Q2−nのうちの任意の2つ以上について抵抗R1を設けるようにしても良い。
【0037】
この第3実施形態に係る増幅器10Bにおいても、第2実施形態に係る増幅器10Aと同様に、インピーダンス素子Z1としてインダクタL1を、インピーダンス素子Z2としてキャパシタC1をそれぞれ用いている。利得制御回路7は、入力端子1から入力される信号レベルに応じてn個のトランジスタQ2−1〜Q2−nおよびトランジスタQ3のうちのいずれか1つまたは複数をオンさせることで利得の切り替え制御を行う。
【0038】
なお、本回路例では、n個の抵抗R1−1〜R1−nに対してn個の電源端子3−1〜3−nを設け、これら抵抗R1−1〜R1−nの各一端をそれぞれ独立して電源端子3−1〜3−nに接続する構成を採っているが、n個の抵抗R1−1〜R1−nに対して単一の電源端子3を設け、これら抵抗R1−1〜R1−nの各一端を共通に単一の電源端子3に接続する構成を採ることも可能である。
【0039】
ただし、電源端子3を単一ではなく、少なくとも2個設ける構成を採った方が次の点で有利である。すなわち、電源端子3(3−1〜3−n)と電源Vccとの間には、ボンディングワイヤのインダクタンスやパッドの容量などの寄生のインピーダンスが存在する。したがって、n個の抵抗R1−1〜R1−nの任意と電源Vccとの間に電源端子を複数個介在させた方が、利得の設定に関して柔軟に対応可能となる、という利点がある。
【0040】
上記構成の第3実施形態に係る増幅器10Bにおいて、n個のトランジスタQ2−1〜Q2−nの全てをオフ、トランジスタQ3をオンにしたときに利得が最大値となる。逆に、n個のトランジスタQ2−1〜Q2−nの全てをオン、トランジスタQ3をオフにしたときに利得が最小値となる。そして、トランジスタQ3をオフにした状態で、n個のトランジスタQ2−1〜Q2−nをQ2−1側から順にオンしていくことで、利得が最大値側から最小値側へ段階的に切り替わっていくことになる。
【0041】
ここで、簡単のため、n=3とし、抵抗R1−1〜R1−3、抵抗R2−1〜R2−3の各抵抗値およびインダクタL1の抵抗成分をRとした場合を例に採って利得Gの変化について具体的な数値をもって説明する。
【0042】
トランジスタQ3のみをオンにしたときの利得G1は、
G1=gm×(13/21)R≒0.62・gm・R
となる。トランジスタQ2−1のみをオンにしたときの利得G2は、
G2=gm×(5/21)≒0.24・gm・R
となる。トランジスタQ2−2のみをオンにしたときの利得G3は、
G3=gm×(2/21)≒0.095・gm・R
となる。トランジスタQ2−3のみをオンにしたときの利得G4は、
G4=gm×(13/168)≒0.08・gm・R
となる。
【0043】
すなわち、図6において、抵抗R1−1〜R1−nおよび抵抗R2−1〜R2−nとして全て同じ抵抗値のものを用い、トランジスタQ3、トランジスタQ2−1、トランジスタQ2−2、……、トランジスタQ2−nの順に1つずつオンさせることで、利得Gが所定の変化幅をもって最大値側から最小値側へ段階的に切り替わることになる。
【0044】
ただし、抵抗R1−1〜R1−nの各抵抗値と抵抗R2−1〜R2−nの各抵抗値とは異なっていても良い。また、抵抗R1−1〜R1−nの各々,抵抗R2−1〜R2−nの各々として、必ずしも全て同じ抵抗値のものを用いる必要はなく、それぞれ異なる抵抗値のものを用い、それらの抵抗値を適当に選定することで、利得が最大値側から最小値側へ段階的に切り替わる際の変化幅を任意に設定することが可能となる。
【0045】
上述した第3実施形態に係る増幅器10Bによれば、第1実施形態に係る増幅器10の場合と同様の作用効果を得ることができることに加えて、入力端子1から入力される信号レベルに応じて細かなステップで利得を多段階に切り替えることができるため、使用目的に応じて信号レベルに対応した最適な利得Gを設定できることになる。
【0046】
本実施形態の場合においても、第2実施形態の場合と同様に、インダクタL1およびキャパシタC1を省略してトランジスタQ3のコレクタと電源端子4および出力端子2とを直結し、IC外部でインピーダンス整合をとるようにしても良く、またキャパシタC1の代わりにLCのネットワーク等による整合回路を挿入しても良い。
【0047】
なお、上記各実施形態では、トランジスタQ1〜Q2として、NPNトランジスタを用いた場合を例に挙げて説明したが、これに限られるものではなく、PNPトランジスタを用いて構成することも可能である。NPNトランジスタの場合にはコレクタが電源供給端子となるが、PNPトランジスタの場合にはエミッタが電源供給端子となる。また、バイポーラトランジスタに限らず、FET(電界効果トランジスタ)を用いて構成することも可能である。N型FETの場合にはドレインが、P型FETの場合にはソースがそれぞれ電源供給端子となる。
【0048】
以上説明した第1〜第3実施形態に係る増幅器10,10A,10Bは、無線通信装置、例えば携帯電話などで用いられるダイレクトコンバージョン受信機の受信回路に用いて好適なものである。図7は、ダイレクトコンバージョン受信機における要部の構成の一例を示すブロック図である。
【0049】
図7において、アンテナ51で受信された高周波信号は、バンドパスフィルタ52および低雑音増幅器53を経由してミキサー54i,54qに各一方の入力として与えられる。ミキサー54iには他方の入力として、ローカル発振器55から出力されるローカル信号が、90°移相器56で90°移相されて供給される。ミキサー54qには他方の入力として、ローカル発振器55から出力されるローカル信号が直接供給される。ローカル信号の周波数fRFと高周波信号の周波数fLOとは同一周波数に設定されている。
【0050】
ミキサー54iは、入力される高周波信号に対して位相差90°のローカル信号を混合することによってベースバンド(0Hz)の同相成分I(以下、I信号と記す)を得る。ミキサー54qは、入力される高周波信号に対して位相差0°のローカル信号を混合することによってベースバンドの直交成分Q(以下、Q信号と記す)を得る。I,Q信号は、アナログローパスフィルタ(以下、アナログLPFと記す)57i,57qに供給される。
【0051】
アナログLPF57i,57qは、受信された信号から希望帯域(希望チャネル)の信号のみを取り出す役割を有している。アナログLPF57i,57qで取り出された希望帯域の信号は、アナログゲインコントロールアンプ58i,58qで振幅が調整された後、AGC(Automatic Gain Control)部59に直接供給され、さらにA/D(アナログ/デジタル)変換器60i,60qでデジタル信号に変換されてデジタル部61に供給される。
【0052】
デジタル部61は、A/D変換器60i,60qの後方に順に接続されたデジタルローパスフィルタ、例えばFIR(Finite Impulse Response;有限長インパルス応答)フィルタ62i,62qおよびデジタルゲインコントロールアンプ63i,63qと、デジタル受信信号を復調する復調部64とを有する構成となっている。そして、アナログLPF57i,57qとFIRフィルタ62i,62qとのそれぞれの組み合わせで、チャネルセレクトのために必要な遮断特性を得ている。
【0053】
希望受信チャネルに隣接するチャネルに干渉となる信号が存在する場合、アナログLPF57i,57qの遮断特性が不十分であるために、A/D変換器60i,60qの入力信号には隣接チャネル信号が残っている。したがって、FIRフィルタ62i,62qでその隣接チャネル信号を所望のレベルまで落とす。そして、復調部64の入力信号レベルが最適かつ安定になるように、アナログゲインコントロールアンプ58i,58qのゲインコントロールに加えて、デジタルゲインコントロールアンプ63i,63qのゲインコントロールを行うようにしている。
【0054】
アナログゲインコントロールアンプ58i,58qおよびデジタルゲインコントロールアンプ63i,63qの各ゲインコントロールは、AGC部59によって行われる。AGC部59は、アナログゲインコントロールアンプ58i,58qのゲインコントロールを行うアナログAGCループと、デジタルゲインコントロールアンプ63i,63qのゲインコントロールを行うデジタルAGCループとから構成されている。
【0055】
アナログAGCループは、アナログゲインコントロールアンプ58i,58qの出力信号をレベル検波する検波回路71と、その検波レベルをデジタル信号に変換するA/D変換器72と、このA/D変換器72の出力信号を基に適正なゲイン値を設定する制御ロジック回路73と、この制御ロジック回路73から出力されるゲインデータをアナログ信号に変換するD/A(デジタル/アナログ)変換器74と、このD/A変換器74の出力信号に応じたゲインコントロール電圧VGによってアナログゲインコントロールアンプ58i,58qのゲインをコントロールする利得制御回路75とから形成され、フィードバック制御にてゲインコントロールを行う構成となっている。
【0056】
デジタルAGCループは、FIRフィルタ62i,62qの出力信号、即ちデジタルゲインコントロールアンプ63i,63qの入力信号の信号強度を検出する電力検出回路76と、この電力検出回路76の検出値を基に適正なゲイン値を設定する制御ロジック回路73と、この制御ロジック回路73から出力されるゲインデータに応じてデジタルゲインコントロールアンプ63i,63qのゲインをコントロールする利得制御回路77とから形成され、フィードフォワード制御にてゲインコントロールを行う構成となっている。
【0057】
上記構成のダイレクトコンバージョン受信機において、高周波部におけ低雑音増幅器53として、先述した各実施形態に係る増幅器が用いられる。これら実施形態に係る増幅器は、利得を切り替えても出力インピーダンスが変化することがなく、また素子数が少なくて済み、小さな回路規模で実現できることから、当該増幅器を低雑音増幅器53として用いることで、受信回路、ひいてはこれを搭載する無線通信装置の高性能化、小型化に大きく寄与できる。
【0058】
なお、本適用例では、ダイレクトコンバージョン受信機に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、高周波部に低雑音増幅器を有する受信回路、さらには当該受信回路を搭載した無線通信装置全般に適用可能である。
【0059】
【発明の効果】
以上説明したように、本発明によれば、利得の切り替えが可能な増幅器において、増幅動作をする増幅トランジスタと第1,第2のトランジスタをカスコード接続し、第1のトランジスタの電源供給端子端子を第1の抵抗を介して電源端子に接続し、第2のトランジスタの電源供給端子を電源端子に直結または第1のインピーダンス素子を介して、さらに第2のインピーダンス素子を介して出力端子にそれぞれ接続し、入力信号の信号レベルに応じて第1,第2のトランジスタのいずれかをオンさせて利得を切り替えるようにしたので、少ない素子数にて信号レベルに応じた利得の切り替えが可能となり、しかも利得を切り替えても出力インピーダンスが変化することもない。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る増幅器の構成例を示す回路図である。
【図2】第1実施形態に係る増幅器の高利得時の等価回路図である。
【図3】第1実施形態に係る増幅器の低利得時の等価回路図である。
【図4】第1実施形態に係る増幅器の出力側から見た等価回路図である。
【図5】本発明の第2実施形態に係る増幅器の構成例を示す回路図である。
【図6】本発明の第3実施形態に係る増幅器の構成例を示す回路図である。
【図7】ダイレクトコンバージョン受信機における要部の構成の一例を示すブロック図である。
【図8】従来例に係る低雑音増幅器の構成例を示すブロック図である。
【符号の説明】
1…入力端子、2…出力端子、3,4…電源端子、6…バイアス回路、7…利得制御回路、10,10A,10B…増幅器、51…アンテナ、53…低雑音増幅器、54i,54q…ミキサー、59…AGC部、61…デジタル部、64復調部
【発明の属する技術分野】
本発明は、増幅器、受信回路および無線通信装置に関し、特に利得の切り替えが可能な増幅器、これを高周波部の低雑音増幅器として用いた受信回路および当該受信回路を搭載した無線通信装置に関する。
【0002】
【従来の技術】
携帯電話などの無線通信装置では、アンテナで受信して得られる受信信号の信号レベルが極めて微小であることから、この微小信号を増幅する初段の増幅器として低雑音増幅器が用いられる。この低雑音増幅器には、受信信号レベルが基地局からの距離によって大きく変化するので、低雑音でかつ広ダイナミックレンジであることが要求される。
【0003】
さらに、低雑音増幅器としては、大信号入力時には後段で信号が歪まないようにするためには、利得の切り替えが可能であることが必要である。具体的には、大信号入力時には低雑音増幅器をバイパスしたり、利得の値を負にする、即ち減衰器として動作させる場合もあり得る。ここで、利得の切り替え時に、低雑音増幅器の出力インピーダンスが変化すると後段との整合がとれなくなるため、特性を満足できなくなってしまう。
【0004】
従来例に係る低雑音増幅器の構成例を図8に示す。同図から明らかなように、従来例に係る低雑音増幅器は、利得を切り替えても出力インピーダンスが変化しないように、同じ回路構成の2つの増幅器101,102を入力端子103と出力端子104との間に並列に配置し、一方の増幅器102には減衰器105を挿入することで、2つの増幅器101,102に利得の差を持たせ、どちらか一方を選択する構成となっていた(文献「“LOW−NOISE, LOW−DISTORTION FRONT−END IC FOR 1.1−V PAGING RECEIVER”IEEE Transactions on Consumer Electronics,
Vol.37, No.3, AUGUST 1991」参照)。
【0005】
具体的には、切替回路106によって小信号の入力時にはスイッチSW1をオン(閉)させることにより、高利得の増幅器101にバイアス電流が流れ、当該増幅器101が選択されて動作状態となる。このとき、低利得側のスイッチSW2はオフ(開)状態にある。逆に、大信号の入力時にはスイッチSW2をオンさせることにより、低利得の増幅器102にバイアス電流が流れ、当該増幅器102が選択されて動作状態となる。このとき、高利得側のスイッチSW1はオフ状態にある。
【0006】
【発明が解決しようとする課題】
上述したように、従来例に係る低雑音増幅器では、利得を切り替えても出力インピーダンスが変化しないようにするために、同じ回路構成の増幅器101,102を2つ並べる構成を採っていたことから、回路を構成する素子数が増幅器2個分となって多くなるために回路規模が大きくなり、IC化に当たってチップ面積が大きくなるという課題があった。
【0007】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、少ない素子数にて信号レベルに応じた利得の切り替えを可能とし、しかも利得を切り替えても出力インピーダンスが変化しない増幅器、これを高周波部の低雑音増幅器として用いた受信回路および当該受信回路を搭載した無線通信装置を提供することにある。
【0008】
【課題を解決するための手段】
本発明による増幅器は、増幅動作をする増幅トランジスタと、この増幅トランジスタとカスコード接続された第1,第2のトランジスタと、前記第1のトランジスタの電源供給端子と第1の抵抗を介して接続される第1の電源端子と、前記第2のトランジスタの電源供給端子と直結または第1のインピーダンス素子を介して接続される第2の電源端子と、前記第1,第2のトランジスタ同士の電源供給端子間に接続される第2の抵抗と、前記第2のトランジスタの電源供給端子と直結または第2のインピーダンス素子を介して接続される出力端子と、前記増幅トランジスタに与えられる信号レベルに応じて前記第1,第2のトランジスタのいずれかをオンさせることによって利得の切り替えを行う利得制御回路とを備えた構成となっている。この増幅器は、アンテナで受信された微小信号を増幅する低雑音増幅器を高周波部に持つ受信回路において、当該低雑音増幅器として用いられる。また、当該増幅器を用いた受信回路は、携帯電話に代表される無線通信装置に搭載されて用いられる。
【0009】
上記構成の増幅器、これを低雑音増幅器として用いた受信回路または当該受信回路を搭載した無線通信装置において、利得制御回路は、信号レベルが所定レベルよりも小さいときに、第1のトランジスタをオフ、第2のトランジスタをオンさせる。このとき、増幅器は高利得の状態となる。一方、利得制御回路は、信号レベルが所定レベル以上のときに、第1のトランジスタをオン、第2のトランジスタをオフさせる。このとき、増幅器は低利得の状態となる。また、出力端子側に位置する第2のトランジスタの電源供給端子が第2の電源端子および出力端子にそれぞれ例えばインピーダンス素子を介して接続されることで、利得を切り替えても出力インピーダンスが変化することもない。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0011】
[第1実施形態]
図1は、本発明の第1実施形態に係る増幅器の構成例を示す回路図である。図1から明らかなように、本実施形態に係る増幅器10は、入力端子1、出力端子2、電源Vccに接続された第1,第2の電源端子3,4およびグランド端子5を備えるとともに、増幅動作をするトランジスタQ1、スイッチ回路を構成する複数、例えば2つのトランジスタQ2,Q3、インピーダンス素子Z1,Z2、抵抗R1,R2、バイアス回路6および利得制御回路7を有する構成となっており、例えばIC化されて用いられる。出力端子2には負荷RLが接続されることになる。
【0012】
トランジスタQ1は、バイアス回路6によってベースがバイアスされており、入力端子1を介して入力される信号をベース入力としてこれを増幅する。2つのトランジスタQ2,Q3は、トランジスタQ1とカスコード接続されている。すなわち、トランジスタQ2,Q3の各エミッタがトランジスタQ1のコレクタに共通に接続されている。これらトランジスタQ2,Q3は、利得制御回路7によってオン/オフ制御、即ちスイッチングの制御が行われる。
【0013】
利得制御回路7は、入力端子1を介して入力される信号レベルに応じてトランジスタQ2,Q3のいずれか一方をオンさせる。抵抗R1は、トランジスタQ2のコレクタと第1の電源端子3との間に接続されている。抵抗R2は、トランジスタQ2,Q3の各コレクタ間に接続されている。インピーダンス素子Z1は、トランジスタQ3のコレクタと第2の電源端子4との間に接続されている。インピーダンス素子Z2は、トランジスタQ3のコレクタと出力端子2との間に接続されている。
【0014】
続いて、上記構成の第1実施形態に係る増幅器10の回路動作について説明する。入力端子1から信号が入力されると、この信号はトランジスタQ1で増幅され、トランジスタQ1とカスコード接続されたトランジスタQ2またはQ3を介して出力端子2から外部に出力される。このとき、電源端子3に接続された抵抗R1および電源端子4に接続されたインピーダンス素子Z1を介してトランジスタQ2,Q3およびトランジスタQ1に電源電圧Vccが供給される。
【0015】
ここで、一例として、インピーダンス素子Z1としてインダクタ、インピーダンス素子Z2としてキャパシタを用いるものとすると、信号はインピーダンス素子Z2であるキャパシタで直流成分がカットされて出力端子2から出力される。ここで、インピーダンス素子Z1,Z2であるインダクタおよびキャパシタは、出力のインピーダンス整合回路も兼ねることになる。この例では、インピーダンス素子Z1,Z2をICの内部に構成しているが、ICの外部に外付けとした構成であっても構わない。
【0016】
ここで、利得制御回路7による制御のもとに、トランジスタQ2,Q3のどちらがオン状態になるかで、本増幅器10の利得の切り替えが行われる。利得制御回路7は、小信号入力時、即ち入力端子1を介して入力される信号レベルが所定レベルよりも小さいときには、トランジスタQ2をオフ、トランジスタQ3をオンさせる。このとき、増幅器10は高利得の状態となる。この高利得のときの等価回路を図2に示す。この等価回路では、インピーダンス素子Z1をインダクタL1、インピーダンス素子Z2をキャパシタC1として示している。
【0017】
この高利得時の利得G1は、トランジスタQ1の相互コンダクタンスをgm とすると、
【数1】
なる数式で表される。
【0018】
ここでは、数式上において、抵抗R1,R2の各抵抗値をそのままR1,R2として、インダクタL1のインダクタンスをそのままL1として、キャパシタC1のキャパシタンスをそのままC1としてそれぞれ示している。
【0019】
一方、利得制御回路7は、大信号入力時、即ち入力端子1を介して入力される信号レベルが所定レベル以上のときには、トランジスタQ2をオン、トランジスタQ3をオフさせる。このとき、増幅器10は低利得の状態となる。この低利得のときの等価回路を図3に示す。
【0020】
この低利得時の利得G2は、
【数2】
なる数式で表される。
【0021】
数式は複雑になるが、R1を小さくしてR1:R2の比を大きくとると、G1:G2の比は(R1+R2):R1に近づいてくる。かくして、増幅器10の利得の切り替えが可能となる。この構成によれば、抵抗値R1,R2の選定によって、低利得時に、デシベル(dB)で表した利得をゼロにすること、あるいは負の値にすること、即ち増幅器10を減衰器として動作させることも可能である。すなわち、必要に応じて、利得がゼロ、または負の値になるように抵抗値R1,R2を選定すれば良い。
【0022】
一方、本増幅器10を出力側から見た場合、その等価回路は図4に示すようになり、出力インピーダンスZoは、
【数3】
なる数式で表される。ここで、Zc2,Zc3はそれぞれトランジスタQ2,Q3のコレクタを見たインピーダンスであり、オン/オフによって殆ど変化しない。したがって、増幅器10の利得を切り替えても出力インピーダンスZoは殆ど変化しないことになる。
【0023】
上述したように、利得の切り替えが可能な増幅器10において、増幅動作をするトランジスタQ1に対してスイッチ回路として動作する第1,第2のトランジスタQ2,Q3をカスコード接続し、一方のトランジスタQ2のコレクタを抵抗R1を介して電源端子3に、他方のトランジスタQ3のコレクタをインピーダンス素子Z1を介して電源端子4に、さらにインピーダンス素子Z2を介して出力端子2にそれぞれ接続し、入力信号の信号レベルに応じてトランジスタQ2,Q3のいずれかをオンさせて利得を切り替えるようにしたことで、少ない素子数にて信号レベルに応じた利得の切り替えが可能となる。
【0024】
しかも、第2のトランジスタQ3のコレクタが電源端子4とインピーダンス素子Z1を介して、出力端子2とインピーダンス素子Z2を介してそれぞれ接続され、これらインピーダンス素子Z1,Z2が出力のインピーダンス整合回路として機能することになるため、利得を切り替えても出力インピーダンスが変化することもない。また、素子数が少なくて済むことで、小さな回路規模で実現できるとともに、IC化に当たってチップ面積を小さくできる。
【0025】
なお、本実施形態では、トランジスタQ3のコレクタと電源端子4との間にインピーダンス素子Z1を、出力端子2との間にインピーダンス素子Z2をそれぞれ介在させ、IC内部でインピーダンス整合をとる構成としたが、これらインピーダンス素子Z1,Z2を省略してトランジスタQ3のコレクタと電源端子4および出力端子2とをそれぞれ直結し、IC外部でインピーダンス整合をとるように構成することも可能である。
【0026】
[第2実施形態]
図5は、本発明の第2実施形態に係る増幅器の構成例を示す回路図であり、図中、図1と同等部分には同一符号を付して示している。本実施形態に係る増幅器10Aは、増幅動作をするトランジスタQ1とカスコード接続される一方のトランジスタQ2として、n個(nは2以上の整数)のトランジスタQ2−1〜Q2−nを用い、n個のトランジスタQ2−1〜Q2−n同士のコレクタ間には抵抗R2−1〜R2−nをそれぞれ接続するとともに、n個のトランジスタQ2−1〜Q2−nのうちの1つ、例えばトランジスタQ3から一番離れているトランジスタQ2−nのコレクタと電源端子3との間に抵抗R1を設けた構成を採っている。
【0027】
この第2実施形態に係る増幅器10Aにおいては、電源端子4側のインピーダンス素子Z1としてインダクタL1を、出力端子2側のインピーダンス素子Z2としてキャパシタC1をそれぞれ用いる場合を例に挙げて示している。利得制御回路7は、入力端子1から入力される信号レベルに応じてn個のトランジスタQ2−1〜Q2−nおよびトランジスタQ3のうちのいずれか1つまたは複数をオンさせることで利得の切り替え制御を行う。
【0028】
上記構成の第2実施形態に係る増幅器10Aにおいて、n個のトランジスタQ2−1〜Q2−nの全てをオフ、トランジスタQ3をオンにしたときに利得が最大値となる。逆に、n個のトランジスタQ2−1〜Q2−nの全てをオン、トランジスタQ3をオフにしたときに利得が最小値となる。そして、トランジスタQ3をオフにした状態で、n個のトランジスタQ2−1〜Q2−nをQ2−1側から順にオンしていくことで、利得が最大値側から最小値側へ段階的に切り替わっていくことになる。
【0029】
ここで、簡単のため、n=3とし、抵抗R1、抵抗R2−1〜R2−3の各抵抗値およびインダクタL1の抵抗成分をRとした場合を例に採って利得Gの変化について具体的な数値をもって説明する。
【0030】
トランジスタQ3のみをオンにしたときの利得G1は、
G1=gm×(4R//R)=0.8・gm・R
となる。トランジスタQ2−1のみをオンにしたときの利得G2は、
G2=gm×(3R//2R)×(R/2R)
=0.6・gm・R
となる。トランジスタQ2−2のみをオンにしたときの利得G3は、
G3=gm×(2R//3R)×(R/3R)
=0.4・gm・R
となる。トランジスタQ2−3のみをオンにしたときの利得G4は、
G4=gm×(R//4R)×(R/4R)
=0.2・gm・R
となる。
【0031】
すなわち、図5において、抵抗R1および抵抗R2−1〜R2−nとして全て同じ抵抗値のものを用い、トランジスタQ3、トランジスタQ2−1、トランジスタQ2−2、……、トランジスタQ2−nの順に1つずつオンさせることで、利得Gが一定の変化幅をもって最大値側から最小値側へ段階的に切り替わることになる。
【0032】
ただし、抵抗R1の抵抗値と抵抗R2−1〜R2−nの各抵抗値とは異なっていても良い。また、抵抗R2−1〜R2−nの各々として、必ずしも全て同じ抵抗値のものを用いる必要はなく、それぞれ異なる抵抗値のものを用い、それらの抵抗値を適当に選定することで、利得が最大値側から最小値側へ段階的に切り替わる際の変化幅を任意に設定することが可能となる。
【0033】
上述した第2実施形態に係る増幅器10Aによれば、第1実施形態に係る増幅器10の場合と同様の作用効果を得ることができることに加えて、入力端子1から入力される信号レベルに応じて細かなステップで利得を多段階に切り替えることができるため、使用目的に応じて信号レベルに対応した最適な利得Gを設定できることになる。
【0034】
なお、本実施形態では、トランジスタQ3のコレクタと電源端子4との間にインダクタL1を、出力端子2との間にキャパシタC1をそれぞれ介在させるとしてIC内部でインピーダンス整合をとる構成としたが、これらインピーダンス素子を省略してトランジスタQ3のコレクタと電源端子4および出力端子2とを直結し、IC外部でインピーダンス整合をとるように構成することも可能である。また、キャパシタC1の代わりにLCのネットワーク等による整合回路を挿入しても良い。
【0035】
[第3実施形態]
図6は、本発明の第3実施形態に係る増幅器の構成例を示す回路図であり、図中、図5と同等部分には同一符号を付して示している。本実施形態に係る増幅器10Bは、増幅動作をするトランジスタQ1とカスコード接続される一方のトランジスタQ2として、n個(nは2以上の整数)のトランジスタQ2−1〜Q2−nを用い、n個のトランジスタQ2−1〜Q2−n同士のコレクタ間には抵抗R2−1〜R2−nをそれぞれ接続するとともに、n個のトランジスタQ2−1〜Q2−nの各コレクタとn個の電源端子3−1〜3−nとの間に抵抗R1−1〜R1−nをそれぞれ接続した構成を採っている。
【0036】
すなわち、第3実施形態に係る増幅器10Bは、抵抗R1−1〜R1−nをn個のトランジスタQ2−1〜Q2−n全てのコレクタと電源端子3−1〜3−nとの間にそれぞれ接続している点で、単一の抵抗R1をn個のトランジスタQ2−1〜Q2−nのいずれか1つのコレクタと電源端子3との間に接続した構成を採っている第2実施形態に係る増幅器と相違している。ただし、必ずしもn個のトランジスタQ2−1〜Q2−n全てについて抵抗R1−1〜R1−nを設ける必要はなく、n個のトランジスタQ2−1〜Q2−nのうちの任意の2つ以上について抵抗R1を設けるようにしても良い。
【0037】
この第3実施形態に係る増幅器10Bにおいても、第2実施形態に係る増幅器10Aと同様に、インピーダンス素子Z1としてインダクタL1を、インピーダンス素子Z2としてキャパシタC1をそれぞれ用いている。利得制御回路7は、入力端子1から入力される信号レベルに応じてn個のトランジスタQ2−1〜Q2−nおよびトランジスタQ3のうちのいずれか1つまたは複数をオンさせることで利得の切り替え制御を行う。
【0038】
なお、本回路例では、n個の抵抗R1−1〜R1−nに対してn個の電源端子3−1〜3−nを設け、これら抵抗R1−1〜R1−nの各一端をそれぞれ独立して電源端子3−1〜3−nに接続する構成を採っているが、n個の抵抗R1−1〜R1−nに対して単一の電源端子3を設け、これら抵抗R1−1〜R1−nの各一端を共通に単一の電源端子3に接続する構成を採ることも可能である。
【0039】
ただし、電源端子3を単一ではなく、少なくとも2個設ける構成を採った方が次の点で有利である。すなわち、電源端子3(3−1〜3−n)と電源Vccとの間には、ボンディングワイヤのインダクタンスやパッドの容量などの寄生のインピーダンスが存在する。したがって、n個の抵抗R1−1〜R1−nの任意と電源Vccとの間に電源端子を複数個介在させた方が、利得の設定に関して柔軟に対応可能となる、という利点がある。
【0040】
上記構成の第3実施形態に係る増幅器10Bにおいて、n個のトランジスタQ2−1〜Q2−nの全てをオフ、トランジスタQ3をオンにしたときに利得が最大値となる。逆に、n個のトランジスタQ2−1〜Q2−nの全てをオン、トランジスタQ3をオフにしたときに利得が最小値となる。そして、トランジスタQ3をオフにした状態で、n個のトランジスタQ2−1〜Q2−nをQ2−1側から順にオンしていくことで、利得が最大値側から最小値側へ段階的に切り替わっていくことになる。
【0041】
ここで、簡単のため、n=3とし、抵抗R1−1〜R1−3、抵抗R2−1〜R2−3の各抵抗値およびインダクタL1の抵抗成分をRとした場合を例に採って利得Gの変化について具体的な数値をもって説明する。
【0042】
トランジスタQ3のみをオンにしたときの利得G1は、
G1=gm×(13/21)R≒0.62・gm・R
となる。トランジスタQ2−1のみをオンにしたときの利得G2は、
G2=gm×(5/21)≒0.24・gm・R
となる。トランジスタQ2−2のみをオンにしたときの利得G3は、
G3=gm×(2/21)≒0.095・gm・R
となる。トランジスタQ2−3のみをオンにしたときの利得G4は、
G4=gm×(13/168)≒0.08・gm・R
となる。
【0043】
すなわち、図6において、抵抗R1−1〜R1−nおよび抵抗R2−1〜R2−nとして全て同じ抵抗値のものを用い、トランジスタQ3、トランジスタQ2−1、トランジスタQ2−2、……、トランジスタQ2−nの順に1つずつオンさせることで、利得Gが所定の変化幅をもって最大値側から最小値側へ段階的に切り替わることになる。
【0044】
ただし、抵抗R1−1〜R1−nの各抵抗値と抵抗R2−1〜R2−nの各抵抗値とは異なっていても良い。また、抵抗R1−1〜R1−nの各々,抵抗R2−1〜R2−nの各々として、必ずしも全て同じ抵抗値のものを用いる必要はなく、それぞれ異なる抵抗値のものを用い、それらの抵抗値を適当に選定することで、利得が最大値側から最小値側へ段階的に切り替わる際の変化幅を任意に設定することが可能となる。
【0045】
上述した第3実施形態に係る増幅器10Bによれば、第1実施形態に係る増幅器10の場合と同様の作用効果を得ることができることに加えて、入力端子1から入力される信号レベルに応じて細かなステップで利得を多段階に切り替えることができるため、使用目的に応じて信号レベルに対応した最適な利得Gを設定できることになる。
【0046】
本実施形態の場合においても、第2実施形態の場合と同様に、インダクタL1およびキャパシタC1を省略してトランジスタQ3のコレクタと電源端子4および出力端子2とを直結し、IC外部でインピーダンス整合をとるようにしても良く、またキャパシタC1の代わりにLCのネットワーク等による整合回路を挿入しても良い。
【0047】
なお、上記各実施形態では、トランジスタQ1〜Q2として、NPNトランジスタを用いた場合を例に挙げて説明したが、これに限られるものではなく、PNPトランジスタを用いて構成することも可能である。NPNトランジスタの場合にはコレクタが電源供給端子となるが、PNPトランジスタの場合にはエミッタが電源供給端子となる。また、バイポーラトランジスタに限らず、FET(電界効果トランジスタ)を用いて構成することも可能である。N型FETの場合にはドレインが、P型FETの場合にはソースがそれぞれ電源供給端子となる。
【0048】
以上説明した第1〜第3実施形態に係る増幅器10,10A,10Bは、無線通信装置、例えば携帯電話などで用いられるダイレクトコンバージョン受信機の受信回路に用いて好適なものである。図7は、ダイレクトコンバージョン受信機における要部の構成の一例を示すブロック図である。
【0049】
図7において、アンテナ51で受信された高周波信号は、バンドパスフィルタ52および低雑音増幅器53を経由してミキサー54i,54qに各一方の入力として与えられる。ミキサー54iには他方の入力として、ローカル発振器55から出力されるローカル信号が、90°移相器56で90°移相されて供給される。ミキサー54qには他方の入力として、ローカル発振器55から出力されるローカル信号が直接供給される。ローカル信号の周波数fRFと高周波信号の周波数fLOとは同一周波数に設定されている。
【0050】
ミキサー54iは、入力される高周波信号に対して位相差90°のローカル信号を混合することによってベースバンド(0Hz)の同相成分I(以下、I信号と記す)を得る。ミキサー54qは、入力される高周波信号に対して位相差0°のローカル信号を混合することによってベースバンドの直交成分Q(以下、Q信号と記す)を得る。I,Q信号は、アナログローパスフィルタ(以下、アナログLPFと記す)57i,57qに供給される。
【0051】
アナログLPF57i,57qは、受信された信号から希望帯域(希望チャネル)の信号のみを取り出す役割を有している。アナログLPF57i,57qで取り出された希望帯域の信号は、アナログゲインコントロールアンプ58i,58qで振幅が調整された後、AGC(Automatic Gain Control)部59に直接供給され、さらにA/D(アナログ/デジタル)変換器60i,60qでデジタル信号に変換されてデジタル部61に供給される。
【0052】
デジタル部61は、A/D変換器60i,60qの後方に順に接続されたデジタルローパスフィルタ、例えばFIR(Finite Impulse Response;有限長インパルス応答)フィルタ62i,62qおよびデジタルゲインコントロールアンプ63i,63qと、デジタル受信信号を復調する復調部64とを有する構成となっている。そして、アナログLPF57i,57qとFIRフィルタ62i,62qとのそれぞれの組み合わせで、チャネルセレクトのために必要な遮断特性を得ている。
【0053】
希望受信チャネルに隣接するチャネルに干渉となる信号が存在する場合、アナログLPF57i,57qの遮断特性が不十分であるために、A/D変換器60i,60qの入力信号には隣接チャネル信号が残っている。したがって、FIRフィルタ62i,62qでその隣接チャネル信号を所望のレベルまで落とす。そして、復調部64の入力信号レベルが最適かつ安定になるように、アナログゲインコントロールアンプ58i,58qのゲインコントロールに加えて、デジタルゲインコントロールアンプ63i,63qのゲインコントロールを行うようにしている。
【0054】
アナログゲインコントロールアンプ58i,58qおよびデジタルゲインコントロールアンプ63i,63qの各ゲインコントロールは、AGC部59によって行われる。AGC部59は、アナログゲインコントロールアンプ58i,58qのゲインコントロールを行うアナログAGCループと、デジタルゲインコントロールアンプ63i,63qのゲインコントロールを行うデジタルAGCループとから構成されている。
【0055】
アナログAGCループは、アナログゲインコントロールアンプ58i,58qの出力信号をレベル検波する検波回路71と、その検波レベルをデジタル信号に変換するA/D変換器72と、このA/D変換器72の出力信号を基に適正なゲイン値を設定する制御ロジック回路73と、この制御ロジック回路73から出力されるゲインデータをアナログ信号に変換するD/A(デジタル/アナログ)変換器74と、このD/A変換器74の出力信号に応じたゲインコントロール電圧VGによってアナログゲインコントロールアンプ58i,58qのゲインをコントロールする利得制御回路75とから形成され、フィードバック制御にてゲインコントロールを行う構成となっている。
【0056】
デジタルAGCループは、FIRフィルタ62i,62qの出力信号、即ちデジタルゲインコントロールアンプ63i,63qの入力信号の信号強度を検出する電力検出回路76と、この電力検出回路76の検出値を基に適正なゲイン値を設定する制御ロジック回路73と、この制御ロジック回路73から出力されるゲインデータに応じてデジタルゲインコントロールアンプ63i,63qのゲインをコントロールする利得制御回路77とから形成され、フィードフォワード制御にてゲインコントロールを行う構成となっている。
【0057】
上記構成のダイレクトコンバージョン受信機において、高周波部におけ低雑音増幅器53として、先述した各実施形態に係る増幅器が用いられる。これら実施形態に係る増幅器は、利得を切り替えても出力インピーダンスが変化することがなく、また素子数が少なくて済み、小さな回路規模で実現できることから、当該増幅器を低雑音増幅器53として用いることで、受信回路、ひいてはこれを搭載する無線通信装置の高性能化、小型化に大きく寄与できる。
【0058】
なお、本適用例では、ダイレクトコンバージョン受信機に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、高周波部に低雑音増幅器を有する受信回路、さらには当該受信回路を搭載した無線通信装置全般に適用可能である。
【0059】
【発明の効果】
以上説明したように、本発明によれば、利得の切り替えが可能な増幅器において、増幅動作をする増幅トランジスタと第1,第2のトランジスタをカスコード接続し、第1のトランジスタの電源供給端子端子を第1の抵抗を介して電源端子に接続し、第2のトランジスタの電源供給端子を電源端子に直結または第1のインピーダンス素子を介して、さらに第2のインピーダンス素子を介して出力端子にそれぞれ接続し、入力信号の信号レベルに応じて第1,第2のトランジスタのいずれかをオンさせて利得を切り替えるようにしたので、少ない素子数にて信号レベルに応じた利得の切り替えが可能となり、しかも利得を切り替えても出力インピーダンスが変化することもない。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る増幅器の構成例を示す回路図である。
【図2】第1実施形態に係る増幅器の高利得時の等価回路図である。
【図3】第1実施形態に係る増幅器の低利得時の等価回路図である。
【図4】第1実施形態に係る増幅器の出力側から見た等価回路図である。
【図5】本発明の第2実施形態に係る増幅器の構成例を示す回路図である。
【図6】本発明の第3実施形態に係る増幅器の構成例を示す回路図である。
【図7】ダイレクトコンバージョン受信機における要部の構成の一例を示すブロック図である。
【図8】従来例に係る低雑音増幅器の構成例を示すブロック図である。
【符号の説明】
1…入力端子、2…出力端子、3,4…電源端子、6…バイアス回路、7…利得制御回路、10,10A,10B…増幅器、51…アンテナ、53…低雑音増幅器、54i,54q…ミキサー、59…AGC部、61…デジタル部、64復調部
Claims (9)
- 増幅動作をする増幅トランジスタと、
前記増幅トランジスタとカスコード接続された第1,第2のトランジスタと、
前記第1のトランジスタの電源供給端子と第1の抵抗を介して接続される第1の電源端子と、
前記第2のトランジスタの電源供給端子と直結または第1のインピーダンス素子を介して接続される第2の電源端子と、
前記第1,第2のトランジスタ同士の電源供給端子間に接続される第2の抵抗と、
前記第2のトランジスタの電源供給端子と直結または第2のインピーダンス素子を介して接続される出力端子と、
前記増幅トランジスタに与えられる信号レベルに応じて前記第1,第2のトランジスタのいずれかをオンさせることによって利得の切り替えを行う利得制御回路と
を備えたことを特徴とする増幅器。 - 前記第1のトランジスタは複数のトランジスタからなり、
前記第2の抵抗は前記複数のトランジスタ同士の電源供給端子間にそれぞれ接続される
ことを特徴とする請求項1記載の増幅器。 - 前記第1の抵抗は、前記複数のトランジスタのいずれか1つの電源供給端子と前記第1の電源端子との間に設けられている
ことを特徴とする請求項2記載の増幅器。 - 前記第1の電源端子は少なくとも2つの電源端子からなり、
前記第1の抵抗は、前記複数のトランジスタの少なくとも2つの電源供給端子の各々と前記少なくとも2つの電源端子との間にそれぞれ設けられている
ことを特徴とする請求項2記載の増幅器。 - 前記第1の電源端子は単一の電源端子からなり、
前記第1の抵抗は、前記複数のトランジスタの少なくとも2つの電源供給端子の各々と前記単一の電源端子との間に設けられている
ことを特徴とする請求項2記載の増幅器。 - 前記第1,第2のインピーダンス素子は、インピーダンス整合回路として機能する
ことを特徴とする請求項1記載の増幅器。 - 前記第1,第2の抵抗は、前記信号レベルが所定レベル以上のときに前記制御回路によって設定される低利得時に、デシベルで表わした利得がゼロ、または負の値になるように各抵抗値が選定されている
ことを特徴とする請求項1記載の増幅器。 - アンテナで受信された微小信号を増幅する低雑音増幅器を備え、
前記低雑音増幅器が、
増幅動作をする増幅トランジスタと、
前記増幅トランジスタとカスコード接続された第1,第2のトランジスタと、
前記第1のトランジスタの電源供給端子と第1の抵抗を介して接続される第1の電源端子と、
前記第2のトランジスタの電源供給端子と直結または第1のインピーダンス素子を介して接続される第2の電源端子と、
前記第1,第2のトランジスタ同士の電源供給端子間に接続される第2の抵抗と、
前記第2のトランジスタの電源供給端子と直結または第2のインピーダンス素子を介して接続される出力端子と、
前記増幅トランジスタに与えられる信号レベルに応じて前記第1,第2のトランジスタのいずれかをオンさせることによって利得の切り替えを行う利得制御回路とを有する
ことを特徴とする受信回路。 - アンテナと、
前記アンテナで受信された微小信号を増幅する低雑音増幅器とを備え、
前記低雑音増幅器が、
増幅動作をする増幅トランジスタと、
前記増幅トランジスタとカスコード接続された第1,第2のトランジスタと、
前記第1のトランジスタの電源供給端子と第1の抵抗を介して接続される第1の電源端子と、
前記第2のトランジスタの電源供給端子と直結または第1のインピーダンス素子を介して接続される第2の電源端子と、
前記第1,第2のトランジスタ同士の電源供給端子間に接続される第2の抵抗と、
前記第2のトランジスタの電源供給端子と直結または第2のインピーダンス素子を介して接続される出力端子と、
前記増幅トランジスタに与えられる信号レベルに応じて前記第1,第2のトランジスタのいずれかをオンさせることによって利得の切り替えを行う利得制御回路とを有する
ことを特徴とする無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238750A JP2004080456A (ja) | 2002-08-20 | 2002-08-20 | 増幅器、受信回路および無線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238750A JP2004080456A (ja) | 2002-08-20 | 2002-08-20 | 増幅器、受信回路および無線通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004080456A true JP2004080456A (ja) | 2004-03-11 |
Family
ID=32022044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002238750A Pending JP2004080456A (ja) | 2002-08-20 | 2002-08-20 | 増幅器、受信回路および無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004080456A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189569A (ja) * | 2006-01-16 | 2007-07-26 | Ricoh Co Ltd | 増幅器およびこれを用いた無線通信機器 |
US7358816B2 (en) | 2004-11-11 | 2008-04-15 | Samsung Electronics Co., Ltd. | Variable gain amplifier |
JP2011097638A (ja) * | 2006-02-27 | 2011-05-12 | Mitsubishi Electric Corp | 可変利得増幅器 |
-
2002
- 2002-08-20 JP JP2002238750A patent/JP2004080456A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7358816B2 (en) | 2004-11-11 | 2008-04-15 | Samsung Electronics Co., Ltd. | Variable gain amplifier |
JP2007189569A (ja) * | 2006-01-16 | 2007-07-26 | Ricoh Co Ltd | 増幅器およびこれを用いた無線通信機器 |
JP2011097638A (ja) * | 2006-02-27 | 2011-05-12 | Mitsubishi Electric Corp | 可変利得増幅器 |
JP2013236410A (ja) * | 2006-02-27 | 2013-11-21 | Mitsubishi Electric Corp | 可変利得増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11855586B2 (en) | Power amplifier module | |
US8107901B2 (en) | Feedback loop with adjustable bandwidth | |
US7880546B2 (en) | Amplifier and the method thereof | |
US5999056A (en) | Variable gain amplifier using impedance network | |
EP1127408B1 (en) | Variable gain amplifier with improved linearity | |
JP5296809B2 (ja) | 可変利得増幅器およびそれを備えた高周波信号受信装置 | |
TWI225332B (en) | Multi-band low noise amplifier | |
US7039377B2 (en) | Switchable gain amplifier | |
KR100660978B1 (ko) | 가변이득 증폭회로 | |
US9166632B1 (en) | Mixer circuits with programmable characteristics | |
US8023591B2 (en) | Method and system for a shared GM-stage between in-phase and quadrature channels | |
US7317351B2 (en) | Low noise amplifier | |
US6472936B1 (en) | Low-noise gain switching circuit using tapped inductor | |
JP2009065511A (ja) | 増幅回路及び通信機 | |
WO2008129122A1 (en) | An rf input transconductor stage | |
EP0895350A1 (en) | Low power gain controlled amplifier with high dynamic range | |
US8050642B2 (en) | Variable gain amplifier and receiver including the same | |
US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
JP2004080456A (ja) | 増幅器、受信回路および無線通信装置 | |
KR100573348B1 (ko) | 신호 처리단 및 무선 주파수 튜너 | |
JP2000134046A (ja) | 電流増幅器 | |
US6906584B1 (en) | Switchable gain amplifier having a high-pass filter pole | |
EP1022848B1 (en) | Amplifier and radio communication apparatus using the same | |
JP2005184409A (ja) | 通信用半導体集積回路およびそれを搭載した電子部品 | |
JP4455699B2 (ja) | 利得可変増幅回路および通信機器 |