JP2004080456A - 増幅器、受信回路および無線通信装置 - Google Patents
増幅器、受信回路および無線通信装置 Download PDFInfo
- Publication number
- JP2004080456A JP2004080456A JP2002238750A JP2002238750A JP2004080456A JP 2004080456 A JP2004080456 A JP 2004080456A JP 2002238750 A JP2002238750 A JP 2002238750A JP 2002238750 A JP2002238750 A JP 2002238750A JP 2004080456 A JP2004080456 A JP 2004080456A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- gain
- transistors
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【課題】同じ回路構成の増幅器を２つ並べて、利得を切り替えても出力インピーダンスが変化しないようにした場合、回路を構成する素子数が増幅器２個分となるため回路規模が大きくなり、ＩＣ化に当たってチップ面積が大きくなる。
【解決手段】利得の切り替えが可能な増幅器１０において、増幅動作をするトランジスタＱ１に対してスイッチ回路として動作する第１，第２のトランジスタＱ２，Ｑ３をカスコード接続し、一方のトランジスタＱ２のコレクタを抵抗Ｒ１を介して電源端子３に、他方のトランジスタＱ３のコレクタをインピーダンス素子Ｚ１を介して電源端子４に、さらにインピーダンス素子Ｚ２を介して出力端子２にそれぞれ接続し、利得制御回路７による制御のもとに、入力信号の信号レベルに応じてトランジスタＱ２，Ｑ３のいずれかをオンさせて利得を切り替えるようにする。
【選択図】 図１
【解決手段】利得の切り替えが可能な増幅器１０において、増幅動作をするトランジスタＱ１に対してスイッチ回路として動作する第１，第２のトランジスタＱ２，Ｑ３をカスコード接続し、一方のトランジスタＱ２のコレクタを抵抗Ｒ１を介して電源端子３に、他方のトランジスタＱ３のコレクタをインピーダンス素子Ｚ１を介して電源端子４に、さらにインピーダンス素子Ｚ２を介して出力端子２にそれぞれ接続し、利得制御回路７による制御のもとに、入力信号の信号レベルに応じてトランジスタＱ２，Ｑ３のいずれかをオンさせて利得を切り替えるようにする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、増幅器、受信回路および無線通信装置に関し、特に利得の切り替えが可能な増幅器、これを高周波部の低雑音増幅器として用いた受信回路および当該受信回路を搭載した無線通信装置に関する。
【０００２】
【従来の技術】
携帯電話などの無線通信装置では、アンテナで受信して得られる受信信号の信号レベルが極めて微小であることから、この微小信号を増幅する初段の増幅器として低雑音増幅器が用いられる。この低雑音増幅器には、受信信号レベルが基地局からの距離によって大きく変化するので、低雑音でかつ広ダイナミックレンジであることが要求される。
【０００３】
さらに、低雑音増幅器としては、大信号入力時には後段で信号が歪まないようにするためには、利得の切り替えが可能であることが必要である。具体的には、大信号入力時には低雑音増幅器をバイパスしたり、利得の値を負にする、即ち減衰器として動作させる場合もあり得る。ここで、利得の切り替え時に、低雑音増幅器の出力インピーダンスが変化すると後段との整合がとれなくなるため、特性を満足できなくなってしまう。
【０００４】
従来例に係る低雑音増幅器の構成例を図８に示す。同図から明らかなように、従来例に係る低雑音増幅器は、利得を切り替えても出力インピーダンスが変化しないように、同じ回路構成の２つの増幅器１０１，１０２を入力端子１０３と出力端子１０４との間に並列に配置し、一方の増幅器１０２には減衰器１０５を挿入することで、２つの増幅器１０１，１０２に利得の差を持たせ、どちらか一方を選択する構成となっていた（文献「“ＬＯＷ−ＮＯＩＳＥ， ＬＯＷ−ＤＩＳＴＯＲＴＩＯＮ ＦＲＯＮＴ−ＥＮＤ ＩＣ ＦＯＲ １．１−Ｖ ＰＡＧＩＮＧ ＲＥＣＥＩＶＥＲ”ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ，
Ｖｏｌ．３７， Ｎｏ．３， ＡＵＧＵＳＴ １９９１」参照）。
【０００５】
具体的には、切替回路１０６によって小信号の入力時にはスイッチＳＷ１をオン（閉）させることにより、高利得の増幅器１０１にバイアス電流が流れ、当該増幅器１０１が選択されて動作状態となる。このとき、低利得側のスイッチＳＷ２はオフ（開）状態にある。逆に、大信号の入力時にはスイッチＳＷ２をオンさせることにより、低利得の増幅器１０２にバイアス電流が流れ、当該増幅器１０２が選択されて動作状態となる。このとき、高利得側のスイッチＳＷ１はオフ状態にある。
【０００６】
【発明が解決しようとする課題】
上述したように、従来例に係る低雑音増幅器では、利得を切り替えても出力インピーダンスが変化しないようにするために、同じ回路構成の増幅器１０１，１０２を２つ並べる構成を採っていたことから、回路を構成する素子数が増幅器２個分となって多くなるために回路規模が大きくなり、ＩＣ化に当たってチップ面積が大きくなるという課題があった。
【０００７】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、少ない素子数にて信号レベルに応じた利得の切り替えを可能とし、しかも利得を切り替えても出力インピーダンスが変化しない増幅器、これを高周波部の低雑音増幅器として用いた受信回路および当該受信回路を搭載した無線通信装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明による増幅器は、増幅動作をする増幅トランジスタと、この増幅トランジスタとカスコード接続された第１，第２のトランジスタと、前記第１のトランジスタの電源供給端子と第１の抵抗を介して接続される第１の電源端子と、前記第２のトランジスタの電源供給端子と直結または第１のインピーダンス素子を介して接続される第２の電源端子と、前記第１，第２のトランジスタ同士の電源供給端子間に接続される第２の抵抗と、前記第２のトランジスタの電源供給端子と直結または第２のインピーダンス素子を介して接続される出力端子と、前記増幅トランジスタに与えられる信号レベルに応じて前記第１，第２のトランジスタのいずれかをオンさせることによって利得の切り替えを行う利得制御回路とを備えた構成となっている。この増幅器は、アンテナで受信された微小信号を増幅する低雑音増幅器を高周波部に持つ受信回路において、当該低雑音増幅器として用いられる。また、当該増幅器を用いた受信回路は、携帯電話に代表される無線通信装置に搭載されて用いられる。
【０００９】
上記構成の増幅器、これを低雑音増幅器として用いた受信回路または当該受信回路を搭載した無線通信装置において、利得制御回路は、信号レベルが所定レベルよりも小さいときに、第１のトランジスタをオフ、第２のトランジスタをオンさせる。このとき、増幅器は高利得の状態となる。一方、利得制御回路は、信号レベルが所定レベル以上のときに、第１のトランジスタをオン、第２のトランジスタをオフさせる。このとき、増幅器は低利得の状態となる。また、出力端子側に位置する第２のトランジスタの電源供給端子が第２の電源端子および出力端子にそれぞれ例えばインピーダンス素子を介して接続されることで、利得を切り替えても出力インピーダンスが変化することもない。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１１】
［第１実施形態］
図１は、本発明の第１実施形態に係る増幅器の構成例を示す回路図である。図１から明らかなように、本実施形態に係る増幅器１０は、入力端子１、出力端子２、電源Ｖｃｃに接続された第１，第２の電源端子３，４およびグランド端子５を備えるとともに、増幅動作をするトランジスタＱ１、スイッチ回路を構成する複数、例えば２つのトランジスタＱ２，Ｑ３、インピーダンス素子Ｚ１，Ｚ２、抵抗Ｒ１，Ｒ２、バイアス回路６および利得制御回路７を有する構成となっており、例えばＩＣ化されて用いられる。出力端子２には負荷ＲＬが接続されることになる。
【００１２】
トランジスタＱ１は、バイアス回路６によってベースがバイアスされており、入力端子１を介して入力される信号をベース入力としてこれを増幅する。２つのトランジスタＱ２，Ｑ３は、トランジスタＱ１とカスコード接続されている。すなわち、トランジスタＱ２，Ｑ３の各エミッタがトランジスタＱ１のコレクタに共通に接続されている。これらトランジスタＱ２，Ｑ３は、利得制御回路７によってオン／オフ制御、即ちスイッチングの制御が行われる。
【００１３】
利得制御回路７は、入力端子１を介して入力される信号レベルに応じてトランジスタＱ２，Ｑ３のいずれか一方をオンさせる。抵抗Ｒ１は、トランジスタＱ２のコレクタと第１の電源端子３との間に接続されている。抵抗Ｒ２は、トランジスタＱ２，Ｑ３の各コレクタ間に接続されている。インピーダンス素子Ｚ１は、トランジスタＱ３のコレクタと第２の電源端子４との間に接続されている。インピーダンス素子Ｚ２は、トランジスタＱ３のコレクタと出力端子２との間に接続されている。
【００１４】
続いて、上記構成の第１実施形態に係る増幅器１０の回路動作について説明する。入力端子１から信号が入力されると、この信号はトランジスタＱ１で増幅され、トランジスタＱ１とカスコード接続されたトランジスタＱ２またはＱ３を介して出力端子２から外部に出力される。このとき、電源端子３に接続された抵抗Ｒ１および電源端子４に接続されたインピーダンス素子Ｚ１を介してトランジスタＱ２，Ｑ３およびトランジスタＱ１に電源電圧Ｖｃｃが供給される。
【００１５】
ここで、一例として、インピーダンス素子Ｚ１としてインダクタ、インピーダンス素子Ｚ２としてキャパシタを用いるものとすると、信号はインピーダンス素子Ｚ２であるキャパシタで直流成分がカットされて出力端子２から出力される。ここで、インピーダンス素子Ｚ１，Ｚ２であるインダクタおよびキャパシタは、出力のインピーダンス整合回路も兼ねることになる。この例では、インピーダンス素子Ｚ１，Ｚ２をＩＣの内部に構成しているが、ＩＣの外部に外付けとした構成であっても構わない。
【００１６】
ここで、利得制御回路７による制御のもとに、トランジスタＱ２，Ｑ３のどちらがオン状態になるかで、本増幅器１０の利得の切り替えが行われる。利得制御回路７は、小信号入力時、即ち入力端子１を介して入力される信号レベルが所定レベルよりも小さいときには、トランジスタＱ２をオフ、トランジスタＱ３をオンさせる。このとき、増幅器１０は高利得の状態となる。この高利得のときの等価回路を図２に示す。この等価回路では、インピーダンス素子Ｚ１をインダクタＬ１、インピーダンス素子Ｚ２をキャパシタＣ１として示している。
【００１７】
この高利得時の利得Ｇ１は、トランジスタＱ１の相互コンダクタンスをｇｍ とすると、
【数１】
なる数式で表される。
【００１８】
ここでは、数式上において、抵抗Ｒ１，Ｒ２の各抵抗値をそのままＲ１，Ｒ２として、インダクタＬ１のインダクタンスをそのままＬ１として、キャパシタＣ１のキャパシタンスをそのままＣ１としてそれぞれ示している。
【００１９】
一方、利得制御回路７は、大信号入力時、即ち入力端子１を介して入力される信号レベルが所定レベル以上のときには、トランジスタＱ２をオン、トランジスタＱ３をオフさせる。このとき、増幅器１０は低利得の状態となる。この低利得のときの等価回路を図３に示す。
【００２０】
この低利得時の利得Ｇ２は、
【数２】
なる数式で表される。
【００２１】
数式は複雑になるが、Ｒ１を小さくしてＲ１：Ｒ２の比を大きくとると、Ｇ１：Ｇ２の比は（Ｒ１＋Ｒ２）：Ｒ１に近づいてくる。かくして、増幅器１０の利得の切り替えが可能となる。この構成によれば、抵抗値Ｒ１，Ｒ２の選定によって、低利得時に、デシベル（ｄＢ）で表した利得をゼロにすること、あるいは負の値にすること、即ち増幅器１０を減衰器として動作させることも可能である。すなわち、必要に応じて、利得がゼロ、または負の値になるように抵抗値Ｒ１，Ｒ２を選定すれば良い。
【００２２】
一方、本増幅器１０を出力側から見た場合、その等価回路は図４に示すようになり、出力インピーダンスＺｏは、
【数３】
なる数式で表される。ここで、Ｚｃ２，Ｚｃ３はそれぞれトランジスタＱ２，Ｑ３のコレクタを見たインピーダンスであり、オン／オフによって殆ど変化しない。したがって、増幅器１０の利得を切り替えても出力インピーダンスＺｏは殆ど変化しないことになる。
【００２３】
上述したように、利得の切り替えが可能な増幅器１０において、増幅動作をするトランジスタＱ１に対してスイッチ回路として動作する第１，第２のトランジスタＱ２，Ｑ３をカスコード接続し、一方のトランジスタＱ２のコレクタを抵抗Ｒ１を介して電源端子３に、他方のトランジスタＱ３のコレクタをインピーダンス素子Ｚ１を介して電源端子４に、さらにインピーダンス素子Ｚ２を介して出力端子２にそれぞれ接続し、入力信号の信号レベルに応じてトランジスタＱ２，Ｑ３のいずれかをオンさせて利得を切り替えるようにしたことで、少ない素子数にて信号レベルに応じた利得の切り替えが可能となる。
【００２４】
しかも、第２のトランジスタＱ３のコレクタが電源端子４とインピーダンス素子Ｚ１を介して、出力端子２とインピーダンス素子Ｚ２を介してそれぞれ接続され、これらインピーダンス素子Ｚ１，Ｚ２が出力のインピーダンス整合回路として機能することになるため、利得を切り替えても出力インピーダンスが変化することもない。また、素子数が少なくて済むことで、小さな回路規模で実現できるとともに、ＩＣ化に当たってチップ面積を小さくできる。
【００２５】
なお、本実施形態では、トランジスタＱ３のコレクタと電源端子４との間にインピーダンス素子Ｚ１を、出力端子２との間にインピーダンス素子Ｚ２をそれぞれ介在させ、ＩＣ内部でインピーダンス整合をとる構成としたが、これらインピーダンス素子Ｚ１，Ｚ２を省略してトランジスタＱ３のコレクタと電源端子４および出力端子２とをそれぞれ直結し、ＩＣ外部でインピーダンス整合をとるように構成することも可能である。
【００２６】
［第２実施形態］
図５は、本発明の第２実施形態に係る増幅器の構成例を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。本実施形態に係る増幅器１０Ａは、増幅動作をするトランジスタＱ１とカスコード接続される一方のトランジスタＱ２として、ｎ個（ｎは２以上の整数）のトランジスタＱ２−１〜Ｑ２−ｎを用い、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎ同士のコレクタ間には抵抗Ｒ２−１〜Ｒ２−ｎをそれぞれ接続するとともに、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎのうちの１つ、例えばトランジスタＱ３から一番離れているトランジスタＱ２−ｎのコレクタと電源端子３との間に抵抗Ｒ１を設けた構成を採っている。
【００２７】
この第２実施形態に係る増幅器１０Ａにおいては、電源端子４側のインピーダンス素子Ｚ１としてインダクタＬ１を、出力端子２側のインピーダンス素子Ｚ２としてキャパシタＣ１をそれぞれ用いる場合を例に挙げて示している。利得制御回路７は、入力端子１から入力される信号レベルに応じてｎ個のトランジスタＱ２−１〜Ｑ２−ｎおよびトランジスタＱ３のうちのいずれか１つまたは複数をオンさせることで利得の切り替え制御を行う。
【００２８】
上記構成の第２実施形態に係る増幅器１０Ａにおいて、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎの全てをオフ、トランジスタＱ３をオンにしたときに利得が最大値となる。逆に、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎの全てをオン、トランジスタＱ３をオフにしたときに利得が最小値となる。そして、トランジスタＱ３をオフにした状態で、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎをＱ２−１側から順にオンしていくことで、利得が最大値側から最小値側へ段階的に切り替わっていくことになる。
【００２９】
ここで、簡単のため、ｎ＝３とし、抵抗Ｒ１、抵抗Ｒ２−１〜Ｒ２−３の各抵抗値およびインダクタＬ１の抵抗成分をＲとした場合を例に採って利得Ｇの変化について具体的な数値をもって説明する。
【００３０】
トランジスタＱ３のみをオンにしたときの利得Ｇ１は、
Ｇ１＝ｇｍ×（４Ｒ／／Ｒ）＝０．８・ｇｍ・Ｒ
となる。トランジスタＱ２−１のみをオンにしたときの利得Ｇ２は、
Ｇ２＝ｇｍ×（３Ｒ／／２Ｒ）×（Ｒ／２Ｒ）
＝０．６・ｇｍ・Ｒ
となる。トランジスタＱ２−２のみをオンにしたときの利得Ｇ３は、
Ｇ３＝ｇｍ×（２Ｒ／／３Ｒ）×（Ｒ／３Ｒ）
＝０．４・ｇｍ・Ｒ
となる。トランジスタＱ２−３のみをオンにしたときの利得Ｇ４は、
Ｇ４＝ｇｍ×（Ｒ／／４Ｒ）×（Ｒ／４Ｒ）
＝０．２・ｇｍ・Ｒ
となる。
【００３１】
すなわち、図５において、抵抗Ｒ１および抵抗Ｒ２−１〜Ｒ２−ｎとして全て同じ抵抗値のものを用い、トランジスタＱ３、トランジスタＱ２−１、トランジスタＱ２−２、……、トランジスタＱ２−ｎの順に１つずつオンさせることで、利得Ｇが一定の変化幅をもって最大値側から最小値側へ段階的に切り替わることになる。
【００３２】
ただし、抵抗Ｒ１の抵抗値と抵抗Ｒ２−１〜Ｒ２−ｎの各抵抗値とは異なっていても良い。また、抵抗Ｒ２−１〜Ｒ２−ｎの各々として、必ずしも全て同じ抵抗値のものを用いる必要はなく、それぞれ異なる抵抗値のものを用い、それらの抵抗値を適当に選定することで、利得が最大値側から最小値側へ段階的に切り替わる際の変化幅を任意に設定することが可能となる。
【００３３】
上述した第２実施形態に係る増幅器１０Ａによれば、第１実施形態に係る増幅器１０の場合と同様の作用効果を得ることができることに加えて、入力端子１から入力される信号レベルに応じて細かなステップで利得を多段階に切り替えることができるため、使用目的に応じて信号レベルに対応した最適な利得Ｇを設定できることになる。
【００３４】
なお、本実施形態では、トランジスタＱ３のコレクタと電源端子４との間にインダクタＬ１を、出力端子２との間にキャパシタＣ１をそれぞれ介在させるとしてＩＣ内部でインピーダンス整合をとる構成としたが、これらインピーダンス素子を省略してトランジスタＱ３のコレクタと電源端子４および出力端子２とを直結し、ＩＣ外部でインピーダンス整合をとるように構成することも可能である。また、キャパシタＣ１の代わりにＬＣのネットワーク等による整合回路を挿入しても良い。
【００３５】
［第３実施形態］
図６は、本発明の第３実施形態に係る増幅器の構成例を示す回路図であり、図中、図５と同等部分には同一符号を付して示している。本実施形態に係る増幅器１０Ｂは、増幅動作をするトランジスタＱ１とカスコード接続される一方のトランジスタＱ２として、ｎ個（ｎは２以上の整数）のトランジスタＱ２−１〜Ｑ２−ｎを用い、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎ同士のコレクタ間には抵抗Ｒ２−１〜Ｒ２−ｎをそれぞれ接続するとともに、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎの各コレクタとｎ個の電源端子３−１〜３−ｎとの間に抵抗Ｒ１−１〜Ｒ１−ｎをそれぞれ接続した構成を採っている。
【００３６】
すなわち、第３実施形態に係る増幅器１０Ｂは、抵抗Ｒ１−１〜Ｒ１−ｎをｎ個のトランジスタＱ２−１〜Ｑ２−ｎ全てのコレクタと電源端子３−１〜３−ｎとの間にそれぞれ接続している点で、単一の抵抗Ｒ１をｎ個のトランジスタＱ２−１〜Ｑ２−ｎのいずれか１つのコレクタと電源端子３との間に接続した構成を採っている第２実施形態に係る増幅器と相違している。ただし、必ずしもｎ個のトランジスタＱ２−１〜Ｑ２−ｎ全てについて抵抗Ｒ１−１〜Ｒ１−ｎを設ける必要はなく、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎのうちの任意の２つ以上について抵抗Ｒ１を設けるようにしても良い。
【００３７】
この第３実施形態に係る増幅器１０Ｂにおいても、第２実施形態に係る増幅器１０Ａと同様に、インピーダンス素子Ｚ１としてインダクタＬ１を、インピーダンス素子Ｚ２としてキャパシタＣ１をそれぞれ用いている。利得制御回路７は、入力端子１から入力される信号レベルに応じてｎ個のトランジスタＱ２−１〜Ｑ２−ｎおよびトランジスタＱ３のうちのいずれか１つまたは複数をオンさせることで利得の切り替え制御を行う。
【００３８】
なお、本回路例では、ｎ個の抵抗Ｒ１−１〜Ｒ１−ｎに対してｎ個の電源端子３−１〜３−ｎを設け、これら抵抗Ｒ１−１〜Ｒ１−ｎの各一端をそれぞれ独立して電源端子３−１〜３−ｎに接続する構成を採っているが、ｎ個の抵抗Ｒ１−１〜Ｒ１−ｎに対して単一の電源端子３を設け、これら抵抗Ｒ１−１〜Ｒ１−ｎの各一端を共通に単一の電源端子３に接続する構成を採ることも可能である。
【００３９】
ただし、電源端子３を単一ではなく、少なくとも２個設ける構成を採った方が次の点で有利である。すなわち、電源端子３（３−１〜３−ｎ）と電源Ｖｃｃとの間には、ボンディングワイヤのインダクタンスやパッドの容量などの寄生のインピーダンスが存在する。したがって、ｎ個の抵抗Ｒ１−１〜Ｒ１−ｎの任意と電源Ｖｃｃとの間に電源端子を複数個介在させた方が、利得の設定に関して柔軟に対応可能となる、という利点がある。
【００４０】
上記構成の第３実施形態に係る増幅器１０Ｂにおいて、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎの全てをオフ、トランジスタＱ３をオンにしたときに利得が最大値となる。逆に、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎの全てをオン、トランジスタＱ３をオフにしたときに利得が最小値となる。そして、トランジスタＱ３をオフにした状態で、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎをＱ２−１側から順にオンしていくことで、利得が最大値側から最小値側へ段階的に切り替わっていくことになる。
【００４１】
ここで、簡単のため、ｎ＝３とし、抵抗Ｒ１−１〜Ｒ１−３、抵抗Ｒ２−１〜Ｒ２−３の各抵抗値およびインダクタＬ１の抵抗成分をＲとした場合を例に採って利得Ｇの変化について具体的な数値をもって説明する。
【００４２】
トランジスタＱ３のみをオンにしたときの利得Ｇ１は、
Ｇ１＝ｇｍ×（１３／２１）Ｒ≒０．６２・ｇｍ・Ｒ
となる。トランジスタＱ２−１のみをオンにしたときの利得Ｇ２は、
Ｇ２＝ｇｍ×（５／２１）≒０．２４・ｇｍ・Ｒ
となる。トランジスタＱ２−２のみをオンにしたときの利得Ｇ３は、
Ｇ３＝ｇｍ×（２／２１）≒０．０９５・ｇｍ・Ｒ
となる。トランジスタＱ２−３のみをオンにしたときの利得Ｇ４は、
Ｇ４＝ｇｍ×（１３／１６８）≒０．０８・ｇｍ・Ｒ
となる。
【００４３】
すなわち、図６において、抵抗Ｒ１−１〜Ｒ１−ｎおよび抵抗Ｒ２−１〜Ｒ２−ｎとして全て同じ抵抗値のものを用い、トランジスタＱ３、トランジスタＱ２−１、トランジスタＱ２−２、……、トランジスタＱ２−ｎの順に１つずつオンさせることで、利得Ｇが所定の変化幅をもって最大値側から最小値側へ段階的に切り替わることになる。
【００４４】
ただし、抵抗Ｒ１−１〜Ｒ１−ｎの各抵抗値と抵抗Ｒ２−１〜Ｒ２−ｎの各抵抗値とは異なっていても良い。また、抵抗Ｒ１−１〜Ｒ１−ｎの各々，抵抗Ｒ２−１〜Ｒ２−ｎの各々として、必ずしも全て同じ抵抗値のものを用いる必要はなく、それぞれ異なる抵抗値のものを用い、それらの抵抗値を適当に選定することで、利得が最大値側から最小値側へ段階的に切り替わる際の変化幅を任意に設定することが可能となる。
【００４５】
上述した第３実施形態に係る増幅器１０Ｂによれば、第１実施形態に係る増幅器１０の場合と同様の作用効果を得ることができることに加えて、入力端子１から入力される信号レベルに応じて細かなステップで利得を多段階に切り替えることができるため、使用目的に応じて信号レベルに対応した最適な利得Ｇを設定できることになる。
【００４６】
本実施形態の場合においても、第２実施形態の場合と同様に、インダクタＬ１およびキャパシタＣ１を省略してトランジスタＱ３のコレクタと電源端子４および出力端子２とを直結し、ＩＣ外部でインピーダンス整合をとるようにしても良く、またキャパシタＣ１の代わりにＬＣのネットワーク等による整合回路を挿入しても良い。
【００４７】
なお、上記各実施形態では、トランジスタＱ１〜Ｑ２として、ＮＰＮトランジスタを用いた場合を例に挙げて説明したが、これに限られるものではなく、ＰＮＰトランジスタを用いて構成することも可能である。ＮＰＮトランジスタの場合にはコレクタが電源供給端子となるが、ＰＮＰトランジスタの場合にはエミッタが電源供給端子となる。また、バイポーラトランジスタに限らず、ＦＥＴ（電界効果トランジスタ）を用いて構成することも可能である。Ｎ型ＦＥＴの場合にはドレインが、Ｐ型ＦＥＴの場合にはソースがそれぞれ電源供給端子となる。
【００４８】
以上説明した第１〜第３実施形態に係る増幅器１０，１０Ａ，１０Ｂは、無線通信装置、例えば携帯電話などで用いられるダイレクトコンバージョン受信機の受信回路に用いて好適なものである。図７は、ダイレクトコンバージョン受信機における要部の構成の一例を示すブロック図である。
【００４９】
図７において、アンテナ５１で受信された高周波信号は、バンドパスフィルタ５２および低雑音増幅器５３を経由してミキサー５４ｉ，５４ｑに各一方の入力として与えられる。ミキサー５４ｉには他方の入力として、ローカル発振器５５から出力されるローカル信号が、９０°移相器５６で９０°移相されて供給される。ミキサー５４ｑには他方の入力として、ローカル発振器５５から出力されるローカル信号が直接供給される。ローカル信号の周波数ｆＲＦと高周波信号の周波数ｆＬＯとは同一周波数に設定されている。
【００５０】
ミキサー５４ｉは、入力される高周波信号に対して位相差９０°のローカル信号を混合することによってベースバンド（０Ｈｚ）の同相成分Ｉ（以下、Ｉ信号と記す）を得る。ミキサー５４ｑは、入力される高周波信号に対して位相差０°のローカル信号を混合することによってベースバンドの直交成分Ｑ（以下、Ｑ信号と記す）を得る。Ｉ，Ｑ信号は、アナログローパスフィルタ（以下、アナログＬＰＦと記す）５７ｉ，５７ｑに供給される。
【００５１】
アナログＬＰＦ５７ｉ，５７ｑは、受信された信号から希望帯域（希望チャネル）の信号のみを取り出す役割を有している。アナログＬＰＦ５７ｉ，５７ｑで取り出された希望帯域の信号は、アナログゲインコントロールアンプ５８ｉ，５８ｑで振幅が調整された後、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）部５９に直接供給され、さらにＡ／Ｄ（アナログ／デジタル）変換器６０ｉ，６０ｑでデジタル信号に変換されてデジタル部６１に供給される。
【００５２】
デジタル部６１は、Ａ／Ｄ変換器６０ｉ，６０ｑの後方に順に接続されたデジタルローパスフィルタ、例えばＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ；有限長インパルス応答）フィルタ６２ｉ，６２ｑおよびデジタルゲインコントロールアンプ６３ｉ，６３ｑと、デジタル受信信号を復調する復調部６４とを有する構成となっている。そして、アナログＬＰＦ５７ｉ，５７ｑとＦＩＲフィルタ６２ｉ，６２ｑとのそれぞれの組み合わせで、チャネルセレクトのために必要な遮断特性を得ている。
【００５３】
希望受信チャネルに隣接するチャネルに干渉となる信号が存在する場合、アナログＬＰＦ５７ｉ，５７ｑの遮断特性が不十分であるために、Ａ／Ｄ変換器６０ｉ，６０ｑの入力信号には隣接チャネル信号が残っている。したがって、ＦＩＲフィルタ６２ｉ，６２ｑでその隣接チャネル信号を所望のレベルまで落とす。そして、復調部６４の入力信号レベルが最適かつ安定になるように、アナログゲインコントロールアンプ５８ｉ，５８ｑのゲインコントロールに加えて、デジタルゲインコントロールアンプ６３ｉ，６３ｑのゲインコントロールを行うようにしている。
【００５４】
アナログゲインコントロールアンプ５８ｉ，５８ｑおよびデジタルゲインコントロールアンプ６３ｉ，６３ｑの各ゲインコントロールは、ＡＧＣ部５９によって行われる。ＡＧＣ部５９は、アナログゲインコントロールアンプ５８ｉ，５８ｑのゲインコントロールを行うアナログＡＧＣループと、デジタルゲインコントロールアンプ６３ｉ，６３ｑのゲインコントロールを行うデジタルＡＧＣループとから構成されている。
【００５５】
アナログＡＧＣループは、アナログゲインコントロールアンプ５８ｉ，５８ｑの出力信号をレベル検波する検波回路７１と、その検波レベルをデジタル信号に変換するＡ／Ｄ変換器７２と、このＡ／Ｄ変換器７２の出力信号を基に適正なゲイン値を設定する制御ロジック回路７３と、この制御ロジック回路７３から出力されるゲインデータをアナログ信号に変換するＤ／Ａ（デジタル／アナログ）変換器７４と、このＤ／Ａ変換器７４の出力信号に応じたゲインコントロール電圧ＶＧによってアナログゲインコントロールアンプ５８ｉ，５８ｑのゲインをコントロールする利得制御回路７５とから形成され、フィードバック制御にてゲインコントロールを行う構成となっている。
【００５６】
デジタルＡＧＣループは、ＦＩＲフィルタ６２ｉ，６２ｑの出力信号、即ちデジタルゲインコントロールアンプ６３ｉ，６３ｑの入力信号の信号強度を検出する電力検出回路７６と、この電力検出回路７６の検出値を基に適正なゲイン値を設定する制御ロジック回路７３と、この制御ロジック回路７３から出力されるゲインデータに応じてデジタルゲインコントロールアンプ６３ｉ，６３ｑのゲインをコントロールする利得制御回路７７とから形成され、フィードフォワード制御にてゲインコントロールを行う構成となっている。
【００５７】
上記構成のダイレクトコンバージョン受信機において、高周波部におけ低雑音増幅器５３として、先述した各実施形態に係る増幅器が用いられる。これら実施形態に係る増幅器は、利得を切り替えても出力インピーダンスが変化することがなく、また素子数が少なくて済み、小さな回路規模で実現できることから、当該増幅器を低雑音増幅器５３として用いることで、受信回路、ひいてはこれを搭載する無線通信装置の高性能化、小型化に大きく寄与できる。
【００５８】
なお、本適用例では、ダイレクトコンバージョン受信機に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、高周波部に低雑音増幅器を有する受信回路、さらには当該受信回路を搭載した無線通信装置全般に適用可能である。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、利得の切り替えが可能な増幅器において、増幅動作をする増幅トランジスタと第１，第２のトランジスタをカスコード接続し、第１のトランジスタの電源供給端子端子を第１の抵抗を介して電源端子に接続し、第２のトランジスタの電源供給端子を電源端子に直結または第１のインピーダンス素子を介して、さらに第２のインピーダンス素子を介して出力端子にそれぞれ接続し、入力信号の信号レベルに応じて第１，第２のトランジスタのいずれかをオンさせて利得を切り替えるようにしたので、少ない素子数にて信号レベルに応じた利得の切り替えが可能となり、しかも利得を切り替えても出力インピーダンスが変化することもない。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る増幅器の構成例を示す回路図である。
【図２】第１実施形態に係る増幅器の高利得時の等価回路図である。
【図３】第１実施形態に係る増幅器の低利得時の等価回路図である。
【図４】第１実施形態に係る増幅器の出力側から見た等価回路図である。
【図５】本発明の第２実施形態に係る増幅器の構成例を示す回路図である。
【図６】本発明の第３実施形態に係る増幅器の構成例を示す回路図である。
【図７】ダイレクトコンバージョン受信機における要部の構成の一例を示すブロック図である。
【図８】従来例に係る低雑音増幅器の構成例を示すブロック図である。
【符号の説明】
１…入力端子、２…出力端子、３，４…電源端子、６…バイアス回路、７…利得制御回路、１０，１０Ａ，１０Ｂ…増幅器、５１…アンテナ、５３…低雑音増幅器、５４ｉ，５４ｑ…ミキサー、５９…ＡＧＣ部、６１…デジタル部、６４復調部
【発明の属する技術分野】
本発明は、増幅器、受信回路および無線通信装置に関し、特に利得の切り替えが可能な増幅器、これを高周波部の低雑音増幅器として用いた受信回路および当該受信回路を搭載した無線通信装置に関する。
【０００２】
【従来の技術】
携帯電話などの無線通信装置では、アンテナで受信して得られる受信信号の信号レベルが極めて微小であることから、この微小信号を増幅する初段の増幅器として低雑音増幅器が用いられる。この低雑音増幅器には、受信信号レベルが基地局からの距離によって大きく変化するので、低雑音でかつ広ダイナミックレンジであることが要求される。
【０００３】
さらに、低雑音増幅器としては、大信号入力時には後段で信号が歪まないようにするためには、利得の切り替えが可能であることが必要である。具体的には、大信号入力時には低雑音増幅器をバイパスしたり、利得の値を負にする、即ち減衰器として動作させる場合もあり得る。ここで、利得の切り替え時に、低雑音増幅器の出力インピーダンスが変化すると後段との整合がとれなくなるため、特性を満足できなくなってしまう。
【０００４】
従来例に係る低雑音増幅器の構成例を図８に示す。同図から明らかなように、従来例に係る低雑音増幅器は、利得を切り替えても出力インピーダンスが変化しないように、同じ回路構成の２つの増幅器１０１，１０２を入力端子１０３と出力端子１０４との間に並列に配置し、一方の増幅器１０２には減衰器１０５を挿入することで、２つの増幅器１０１，１０２に利得の差を持たせ、どちらか一方を選択する構成となっていた（文献「“ＬＯＷ−ＮＯＩＳＥ， ＬＯＷ−ＤＩＳＴＯＲＴＩＯＮ ＦＲＯＮＴ−ＥＮＤ ＩＣ ＦＯＲ １．１−Ｖ ＰＡＧＩＮＧ ＲＥＣＥＩＶＥＲ”ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ，
Ｖｏｌ．３７， Ｎｏ．３， ＡＵＧＵＳＴ １９９１」参照）。
【０００５】
具体的には、切替回路１０６によって小信号の入力時にはスイッチＳＷ１をオン（閉）させることにより、高利得の増幅器１０１にバイアス電流が流れ、当該増幅器１０１が選択されて動作状態となる。このとき、低利得側のスイッチＳＷ２はオフ（開）状態にある。逆に、大信号の入力時にはスイッチＳＷ２をオンさせることにより、低利得の増幅器１０２にバイアス電流が流れ、当該増幅器１０２が選択されて動作状態となる。このとき、高利得側のスイッチＳＷ１はオフ状態にある。
【０００６】
【発明が解決しようとする課題】
上述したように、従来例に係る低雑音増幅器では、利得を切り替えても出力インピーダンスが変化しないようにするために、同じ回路構成の増幅器１０１，１０２を２つ並べる構成を採っていたことから、回路を構成する素子数が増幅器２個分となって多くなるために回路規模が大きくなり、ＩＣ化に当たってチップ面積が大きくなるという課題があった。
【０００７】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、少ない素子数にて信号レベルに応じた利得の切り替えを可能とし、しかも利得を切り替えても出力インピーダンスが変化しない増幅器、これを高周波部の低雑音増幅器として用いた受信回路および当該受信回路を搭載した無線通信装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明による増幅器は、増幅動作をする増幅トランジスタと、この増幅トランジスタとカスコード接続された第１，第２のトランジスタと、前記第１のトランジスタの電源供給端子と第１の抵抗を介して接続される第１の電源端子と、前記第２のトランジスタの電源供給端子と直結または第１のインピーダンス素子を介して接続される第２の電源端子と、前記第１，第２のトランジスタ同士の電源供給端子間に接続される第２の抵抗と、前記第２のトランジスタの電源供給端子と直結または第２のインピーダンス素子を介して接続される出力端子と、前記増幅トランジスタに与えられる信号レベルに応じて前記第１，第２のトランジスタのいずれかをオンさせることによって利得の切り替えを行う利得制御回路とを備えた構成となっている。この増幅器は、アンテナで受信された微小信号を増幅する低雑音増幅器を高周波部に持つ受信回路において、当該低雑音増幅器として用いられる。また、当該増幅器を用いた受信回路は、携帯電話に代表される無線通信装置に搭載されて用いられる。
【０００９】
上記構成の増幅器、これを低雑音増幅器として用いた受信回路または当該受信回路を搭載した無線通信装置において、利得制御回路は、信号レベルが所定レベルよりも小さいときに、第１のトランジスタをオフ、第２のトランジスタをオンさせる。このとき、増幅器は高利得の状態となる。一方、利得制御回路は、信号レベルが所定レベル以上のときに、第１のトランジスタをオン、第２のトランジスタをオフさせる。このとき、増幅器は低利得の状態となる。また、出力端子側に位置する第２のトランジスタの電源供給端子が第２の電源端子および出力端子にそれぞれ例えばインピーダンス素子を介して接続されることで、利得を切り替えても出力インピーダンスが変化することもない。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１１】
［第１実施形態］
図１は、本発明の第１実施形態に係る増幅器の構成例を示す回路図である。図１から明らかなように、本実施形態に係る増幅器１０は、入力端子１、出力端子２、電源Ｖｃｃに接続された第１，第２の電源端子３，４およびグランド端子５を備えるとともに、増幅動作をするトランジスタＱ１、スイッチ回路を構成する複数、例えば２つのトランジスタＱ２，Ｑ３、インピーダンス素子Ｚ１，Ｚ２、抵抗Ｒ１，Ｒ２、バイアス回路６および利得制御回路７を有する構成となっており、例えばＩＣ化されて用いられる。出力端子２には負荷ＲＬが接続されることになる。
【００１２】
トランジスタＱ１は、バイアス回路６によってベースがバイアスされており、入力端子１を介して入力される信号をベース入力としてこれを増幅する。２つのトランジスタＱ２，Ｑ３は、トランジスタＱ１とカスコード接続されている。すなわち、トランジスタＱ２，Ｑ３の各エミッタがトランジスタＱ１のコレクタに共通に接続されている。これらトランジスタＱ２，Ｑ３は、利得制御回路７によってオン／オフ制御、即ちスイッチングの制御が行われる。
【００１３】
利得制御回路７は、入力端子１を介して入力される信号レベルに応じてトランジスタＱ２，Ｑ３のいずれか一方をオンさせる。抵抗Ｒ１は、トランジスタＱ２のコレクタと第１の電源端子３との間に接続されている。抵抗Ｒ２は、トランジスタＱ２，Ｑ３の各コレクタ間に接続されている。インピーダンス素子Ｚ１は、トランジスタＱ３のコレクタと第２の電源端子４との間に接続されている。インピーダンス素子Ｚ２は、トランジスタＱ３のコレクタと出力端子２との間に接続されている。
【００１４】
続いて、上記構成の第１実施形態に係る増幅器１０の回路動作について説明する。入力端子１から信号が入力されると、この信号はトランジスタＱ１で増幅され、トランジスタＱ１とカスコード接続されたトランジスタＱ２またはＱ３を介して出力端子２から外部に出力される。このとき、電源端子３に接続された抵抗Ｒ１および電源端子４に接続されたインピーダンス素子Ｚ１を介してトランジスタＱ２，Ｑ３およびトランジスタＱ１に電源電圧Ｖｃｃが供給される。
【００１５】
ここで、一例として、インピーダンス素子Ｚ１としてインダクタ、インピーダンス素子Ｚ２としてキャパシタを用いるものとすると、信号はインピーダンス素子Ｚ２であるキャパシタで直流成分がカットされて出力端子２から出力される。ここで、インピーダンス素子Ｚ１，Ｚ２であるインダクタおよびキャパシタは、出力のインピーダンス整合回路も兼ねることになる。この例では、インピーダンス素子Ｚ１，Ｚ２をＩＣの内部に構成しているが、ＩＣの外部に外付けとした構成であっても構わない。
【００１６】
ここで、利得制御回路７による制御のもとに、トランジスタＱ２，Ｑ３のどちらがオン状態になるかで、本増幅器１０の利得の切り替えが行われる。利得制御回路７は、小信号入力時、即ち入力端子１を介して入力される信号レベルが所定レベルよりも小さいときには、トランジスタＱ２をオフ、トランジスタＱ３をオンさせる。このとき、増幅器１０は高利得の状態となる。この高利得のときの等価回路を図２に示す。この等価回路では、インピーダンス素子Ｚ１をインダクタＬ１、インピーダンス素子Ｚ２をキャパシタＣ１として示している。
【００１７】
この高利得時の利得Ｇ１は、トランジスタＱ１の相互コンダクタンスをｇｍ とすると、
【数１】
【００１８】
ここでは、数式上において、抵抗Ｒ１，Ｒ２の各抵抗値をそのままＲ１，Ｒ２として、インダクタＬ１のインダクタンスをそのままＬ１として、キャパシタＣ１のキャパシタンスをそのままＣ１としてそれぞれ示している。
【００１９】
一方、利得制御回路７は、大信号入力時、即ち入力端子１を介して入力される信号レベルが所定レベル以上のときには、トランジスタＱ２をオン、トランジスタＱ３をオフさせる。このとき、増幅器１０は低利得の状態となる。この低利得のときの等価回路を図３に示す。
【００２０】
この低利得時の利得Ｇ２は、
【数２】
【００２１】
数式は複雑になるが、Ｒ１を小さくしてＲ１：Ｒ２の比を大きくとると、Ｇ１：Ｇ２の比は（Ｒ１＋Ｒ２）：Ｒ１に近づいてくる。かくして、増幅器１０の利得の切り替えが可能となる。この構成によれば、抵抗値Ｒ１，Ｒ２の選定によって、低利得時に、デシベル（ｄＢ）で表した利得をゼロにすること、あるいは負の値にすること、即ち増幅器１０を減衰器として動作させることも可能である。すなわち、必要に応じて、利得がゼロ、または負の値になるように抵抗値Ｒ１，Ｒ２を選定すれば良い。
【００２２】
一方、本増幅器１０を出力側から見た場合、その等価回路は図４に示すようになり、出力インピーダンスＺｏは、
【数３】
【００２３】
上述したように、利得の切り替えが可能な増幅器１０において、増幅動作をするトランジスタＱ１に対してスイッチ回路として動作する第１，第２のトランジスタＱ２，Ｑ３をカスコード接続し、一方のトランジスタＱ２のコレクタを抵抗Ｒ１を介して電源端子３に、他方のトランジスタＱ３のコレクタをインピーダンス素子Ｚ１を介して電源端子４に、さらにインピーダンス素子Ｚ２を介して出力端子２にそれぞれ接続し、入力信号の信号レベルに応じてトランジスタＱ２，Ｑ３のいずれかをオンさせて利得を切り替えるようにしたことで、少ない素子数にて信号レベルに応じた利得の切り替えが可能となる。
【００２４】
しかも、第２のトランジスタＱ３のコレクタが電源端子４とインピーダンス素子Ｚ１を介して、出力端子２とインピーダンス素子Ｚ２を介してそれぞれ接続され、これらインピーダンス素子Ｚ１，Ｚ２が出力のインピーダンス整合回路として機能することになるため、利得を切り替えても出力インピーダンスが変化することもない。また、素子数が少なくて済むことで、小さな回路規模で実現できるとともに、ＩＣ化に当たってチップ面積を小さくできる。
【００２５】
なお、本実施形態では、トランジスタＱ３のコレクタと電源端子４との間にインピーダンス素子Ｚ１を、出力端子２との間にインピーダンス素子Ｚ２をそれぞれ介在させ、ＩＣ内部でインピーダンス整合をとる構成としたが、これらインピーダンス素子Ｚ１，Ｚ２を省略してトランジスタＱ３のコレクタと電源端子４および出力端子２とをそれぞれ直結し、ＩＣ外部でインピーダンス整合をとるように構成することも可能である。
【００２６】
［第２実施形態］
図５は、本発明の第２実施形態に係る増幅器の構成例を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。本実施形態に係る増幅器１０Ａは、増幅動作をするトランジスタＱ１とカスコード接続される一方のトランジスタＱ２として、ｎ個（ｎは２以上の整数）のトランジスタＱ２−１〜Ｑ２−ｎを用い、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎ同士のコレクタ間には抵抗Ｒ２−１〜Ｒ２−ｎをそれぞれ接続するとともに、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎのうちの１つ、例えばトランジスタＱ３から一番離れているトランジスタＱ２−ｎのコレクタと電源端子３との間に抵抗Ｒ１を設けた構成を採っている。
【００２７】
この第２実施形態に係る増幅器１０Ａにおいては、電源端子４側のインピーダンス素子Ｚ１としてインダクタＬ１を、出力端子２側のインピーダンス素子Ｚ２としてキャパシタＣ１をそれぞれ用いる場合を例に挙げて示している。利得制御回路７は、入力端子１から入力される信号レベルに応じてｎ個のトランジスタＱ２−１〜Ｑ２−ｎおよびトランジスタＱ３のうちのいずれか１つまたは複数をオンさせることで利得の切り替え制御を行う。
【００２８】
上記構成の第２実施形態に係る増幅器１０Ａにおいて、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎの全てをオフ、トランジスタＱ３をオンにしたときに利得が最大値となる。逆に、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎの全てをオン、トランジスタＱ３をオフにしたときに利得が最小値となる。そして、トランジスタＱ３をオフにした状態で、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎをＱ２−１側から順にオンしていくことで、利得が最大値側から最小値側へ段階的に切り替わっていくことになる。
【００２９】
ここで、簡単のため、ｎ＝３とし、抵抗Ｒ１、抵抗Ｒ２−１〜Ｒ２−３の各抵抗値およびインダクタＬ１の抵抗成分をＲとした場合を例に採って利得Ｇの変化について具体的な数値をもって説明する。
【００３０】
トランジスタＱ３のみをオンにしたときの利得Ｇ１は、
Ｇ１＝ｇｍ×（４Ｒ／／Ｒ）＝０．８・ｇｍ・Ｒ
となる。トランジスタＱ２−１のみをオンにしたときの利得Ｇ２は、
Ｇ２＝ｇｍ×（３Ｒ／／２Ｒ）×（Ｒ／２Ｒ）
＝０．６・ｇｍ・Ｒ
となる。トランジスタＱ２−２のみをオンにしたときの利得Ｇ３は、
Ｇ３＝ｇｍ×（２Ｒ／／３Ｒ）×（Ｒ／３Ｒ）
＝０．４・ｇｍ・Ｒ
となる。トランジスタＱ２−３のみをオンにしたときの利得Ｇ４は、
Ｇ４＝ｇｍ×（Ｒ／／４Ｒ）×（Ｒ／４Ｒ）
＝０．２・ｇｍ・Ｒ
となる。
【００３１】
すなわち、図５において、抵抗Ｒ１および抵抗Ｒ２−１〜Ｒ２−ｎとして全て同じ抵抗値のものを用い、トランジスタＱ３、トランジスタＱ２−１、トランジスタＱ２−２、……、トランジスタＱ２−ｎの順に１つずつオンさせることで、利得Ｇが一定の変化幅をもって最大値側から最小値側へ段階的に切り替わることになる。
【００３２】
ただし、抵抗Ｒ１の抵抗値と抵抗Ｒ２−１〜Ｒ２−ｎの各抵抗値とは異なっていても良い。また、抵抗Ｒ２−１〜Ｒ２−ｎの各々として、必ずしも全て同じ抵抗値のものを用いる必要はなく、それぞれ異なる抵抗値のものを用い、それらの抵抗値を適当に選定することで、利得が最大値側から最小値側へ段階的に切り替わる際の変化幅を任意に設定することが可能となる。
【００３３】
上述した第２実施形態に係る増幅器１０Ａによれば、第１実施形態に係る増幅器１０の場合と同様の作用効果を得ることができることに加えて、入力端子１から入力される信号レベルに応じて細かなステップで利得を多段階に切り替えることができるため、使用目的に応じて信号レベルに対応した最適な利得Ｇを設定できることになる。
【００３４】
なお、本実施形態では、トランジスタＱ３のコレクタと電源端子４との間にインダクタＬ１を、出力端子２との間にキャパシタＣ１をそれぞれ介在させるとしてＩＣ内部でインピーダンス整合をとる構成としたが、これらインピーダンス素子を省略してトランジスタＱ３のコレクタと電源端子４および出力端子２とを直結し、ＩＣ外部でインピーダンス整合をとるように構成することも可能である。また、キャパシタＣ１の代わりにＬＣのネットワーク等による整合回路を挿入しても良い。
【００３５】
［第３実施形態］
図６は、本発明の第３実施形態に係る増幅器の構成例を示す回路図であり、図中、図５と同等部分には同一符号を付して示している。本実施形態に係る増幅器１０Ｂは、増幅動作をするトランジスタＱ１とカスコード接続される一方のトランジスタＱ２として、ｎ個（ｎは２以上の整数）のトランジスタＱ２−１〜Ｑ２−ｎを用い、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎ同士のコレクタ間には抵抗Ｒ２−１〜Ｒ２−ｎをそれぞれ接続するとともに、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎの各コレクタとｎ個の電源端子３−１〜３−ｎとの間に抵抗Ｒ１−１〜Ｒ１−ｎをそれぞれ接続した構成を採っている。
【００３６】
すなわち、第３実施形態に係る増幅器１０Ｂは、抵抗Ｒ１−１〜Ｒ１−ｎをｎ個のトランジスタＱ２−１〜Ｑ２−ｎ全てのコレクタと電源端子３−１〜３−ｎとの間にそれぞれ接続している点で、単一の抵抗Ｒ１をｎ個のトランジスタＱ２−１〜Ｑ２−ｎのいずれか１つのコレクタと電源端子３との間に接続した構成を採っている第２実施形態に係る増幅器と相違している。ただし、必ずしもｎ個のトランジスタＱ２−１〜Ｑ２−ｎ全てについて抵抗Ｒ１−１〜Ｒ１−ｎを設ける必要はなく、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎのうちの任意の２つ以上について抵抗Ｒ１を設けるようにしても良い。
【００３７】
この第３実施形態に係る増幅器１０Ｂにおいても、第２実施形態に係る増幅器１０Ａと同様に、インピーダンス素子Ｚ１としてインダクタＬ１を、インピーダンス素子Ｚ２としてキャパシタＣ１をそれぞれ用いている。利得制御回路７は、入力端子１から入力される信号レベルに応じてｎ個のトランジスタＱ２−１〜Ｑ２−ｎおよびトランジスタＱ３のうちのいずれか１つまたは複数をオンさせることで利得の切り替え制御を行う。
【００３８】
なお、本回路例では、ｎ個の抵抗Ｒ１−１〜Ｒ１−ｎに対してｎ個の電源端子３−１〜３−ｎを設け、これら抵抗Ｒ１−１〜Ｒ１−ｎの各一端をそれぞれ独立して電源端子３−１〜３−ｎに接続する構成を採っているが、ｎ個の抵抗Ｒ１−１〜Ｒ１−ｎに対して単一の電源端子３を設け、これら抵抗Ｒ１−１〜Ｒ１−ｎの各一端を共通に単一の電源端子３に接続する構成を採ることも可能である。
【００３９】
ただし、電源端子３を単一ではなく、少なくとも２個設ける構成を採った方が次の点で有利である。すなわち、電源端子３（３−１〜３−ｎ）と電源Ｖｃｃとの間には、ボンディングワイヤのインダクタンスやパッドの容量などの寄生のインピーダンスが存在する。したがって、ｎ個の抵抗Ｒ１−１〜Ｒ１−ｎの任意と電源Ｖｃｃとの間に電源端子を複数個介在させた方が、利得の設定に関して柔軟に対応可能となる、という利点がある。
【００４０】
上記構成の第３実施形態に係る増幅器１０Ｂにおいて、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎの全てをオフ、トランジスタＱ３をオンにしたときに利得が最大値となる。逆に、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎの全てをオン、トランジスタＱ３をオフにしたときに利得が最小値となる。そして、トランジスタＱ３をオフにした状態で、ｎ個のトランジスタＱ２−１〜Ｑ２−ｎをＱ２−１側から順にオンしていくことで、利得が最大値側から最小値側へ段階的に切り替わっていくことになる。
【００４１】
ここで、簡単のため、ｎ＝３とし、抵抗Ｒ１−１〜Ｒ１−３、抵抗Ｒ２−１〜Ｒ２−３の各抵抗値およびインダクタＬ１の抵抗成分をＲとした場合を例に採って利得Ｇの変化について具体的な数値をもって説明する。
【００４２】
トランジスタＱ３のみをオンにしたときの利得Ｇ１は、
Ｇ１＝ｇｍ×（１３／２１）Ｒ≒０．６２・ｇｍ・Ｒ
となる。トランジスタＱ２−１のみをオンにしたときの利得Ｇ２は、
Ｇ２＝ｇｍ×（５／２１）≒０．２４・ｇｍ・Ｒ
となる。トランジスタＱ２−２のみをオンにしたときの利得Ｇ３は、
Ｇ３＝ｇｍ×（２／２１）≒０．０９５・ｇｍ・Ｒ
となる。トランジスタＱ２−３のみをオンにしたときの利得Ｇ４は、
Ｇ４＝ｇｍ×（１３／１６８）≒０．０８・ｇｍ・Ｒ
となる。
【００４３】
すなわち、図６において、抵抗Ｒ１−１〜Ｒ１−ｎおよび抵抗Ｒ２−１〜Ｒ２−ｎとして全て同じ抵抗値のものを用い、トランジスタＱ３、トランジスタＱ２−１、トランジスタＱ２−２、……、トランジスタＱ２−ｎの順に１つずつオンさせることで、利得Ｇが所定の変化幅をもって最大値側から最小値側へ段階的に切り替わることになる。
【００４４】
ただし、抵抗Ｒ１−１〜Ｒ１−ｎの各抵抗値と抵抗Ｒ２−１〜Ｒ２−ｎの各抵抗値とは異なっていても良い。また、抵抗Ｒ１−１〜Ｒ１−ｎの各々，抵抗Ｒ２−１〜Ｒ２−ｎの各々として、必ずしも全て同じ抵抗値のものを用いる必要はなく、それぞれ異なる抵抗値のものを用い、それらの抵抗値を適当に選定することで、利得が最大値側から最小値側へ段階的に切り替わる際の変化幅を任意に設定することが可能となる。
【００４５】
上述した第３実施形態に係る増幅器１０Ｂによれば、第１実施形態に係る増幅器１０の場合と同様の作用効果を得ることができることに加えて、入力端子１から入力される信号レベルに応じて細かなステップで利得を多段階に切り替えることができるため、使用目的に応じて信号レベルに対応した最適な利得Ｇを設定できることになる。
【００４６】
本実施形態の場合においても、第２実施形態の場合と同様に、インダクタＬ１およびキャパシタＣ１を省略してトランジスタＱ３のコレクタと電源端子４および出力端子２とを直結し、ＩＣ外部でインピーダンス整合をとるようにしても良く、またキャパシタＣ１の代わりにＬＣのネットワーク等による整合回路を挿入しても良い。
【００４７】
なお、上記各実施形態では、トランジスタＱ１〜Ｑ２として、ＮＰＮトランジスタを用いた場合を例に挙げて説明したが、これに限られるものではなく、ＰＮＰトランジスタを用いて構成することも可能である。ＮＰＮトランジスタの場合にはコレクタが電源供給端子となるが、ＰＮＰトランジスタの場合にはエミッタが電源供給端子となる。また、バイポーラトランジスタに限らず、ＦＥＴ（電界効果トランジスタ）を用いて構成することも可能である。Ｎ型ＦＥＴの場合にはドレインが、Ｐ型ＦＥＴの場合にはソースがそれぞれ電源供給端子となる。
【００４８】
以上説明した第１〜第３実施形態に係る増幅器１０，１０Ａ，１０Ｂは、無線通信装置、例えば携帯電話などで用いられるダイレクトコンバージョン受信機の受信回路に用いて好適なものである。図７は、ダイレクトコンバージョン受信機における要部の構成の一例を示すブロック図である。
【００４９】
図７において、アンテナ５１で受信された高周波信号は、バンドパスフィルタ５２および低雑音増幅器５３を経由してミキサー５４ｉ，５４ｑに各一方の入力として与えられる。ミキサー５４ｉには他方の入力として、ローカル発振器５５から出力されるローカル信号が、９０°移相器５６で９０°移相されて供給される。ミキサー５４ｑには他方の入力として、ローカル発振器５５から出力されるローカル信号が直接供給される。ローカル信号の周波数ｆＲＦと高周波信号の周波数ｆＬＯとは同一周波数に設定されている。
【００５０】
ミキサー５４ｉは、入力される高周波信号に対して位相差９０°のローカル信号を混合することによってベースバンド（０Ｈｚ）の同相成分Ｉ（以下、Ｉ信号と記す）を得る。ミキサー５４ｑは、入力される高周波信号に対して位相差０°のローカル信号を混合することによってベースバンドの直交成分Ｑ（以下、Ｑ信号と記す）を得る。Ｉ，Ｑ信号は、アナログローパスフィルタ（以下、アナログＬＰＦと記す）５７ｉ，５７ｑに供給される。
【００５１】
アナログＬＰＦ５７ｉ，５７ｑは、受信された信号から希望帯域（希望チャネル）の信号のみを取り出す役割を有している。アナログＬＰＦ５７ｉ，５７ｑで取り出された希望帯域の信号は、アナログゲインコントロールアンプ５８ｉ，５８ｑで振幅が調整された後、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）部５９に直接供給され、さらにＡ／Ｄ（アナログ／デジタル）変換器６０ｉ，６０ｑでデジタル信号に変換されてデジタル部６１に供給される。
【００５２】
デジタル部６１は、Ａ／Ｄ変換器６０ｉ，６０ｑの後方に順に接続されたデジタルローパスフィルタ、例えばＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ；有限長インパルス応答）フィルタ６２ｉ，６２ｑおよびデジタルゲインコントロールアンプ６３ｉ，６３ｑと、デジタル受信信号を復調する復調部６４とを有する構成となっている。そして、アナログＬＰＦ５７ｉ，５７ｑとＦＩＲフィルタ６２ｉ，６２ｑとのそれぞれの組み合わせで、チャネルセレクトのために必要な遮断特性を得ている。
【００５３】
希望受信チャネルに隣接するチャネルに干渉となる信号が存在する場合、アナログＬＰＦ５７ｉ，５７ｑの遮断特性が不十分であるために、Ａ／Ｄ変換器６０ｉ，６０ｑの入力信号には隣接チャネル信号が残っている。したがって、ＦＩＲフィルタ６２ｉ，６２ｑでその隣接チャネル信号を所望のレベルまで落とす。そして、復調部６４の入力信号レベルが最適かつ安定になるように、アナログゲインコントロールアンプ５８ｉ，５８ｑのゲインコントロールに加えて、デジタルゲインコントロールアンプ６３ｉ，６３ｑのゲインコントロールを行うようにしている。
【００５４】
アナログゲインコントロールアンプ５８ｉ，５８ｑおよびデジタルゲインコントロールアンプ６３ｉ，６３ｑの各ゲインコントロールは、ＡＧＣ部５９によって行われる。ＡＧＣ部５９は、アナログゲインコントロールアンプ５８ｉ，５８ｑのゲインコントロールを行うアナログＡＧＣループと、デジタルゲインコントロールアンプ６３ｉ，６３ｑのゲインコントロールを行うデジタルＡＧＣループとから構成されている。
【００５５】
アナログＡＧＣループは、アナログゲインコントロールアンプ５８ｉ，５８ｑの出力信号をレベル検波する検波回路７１と、その検波レベルをデジタル信号に変換するＡ／Ｄ変換器７２と、このＡ／Ｄ変換器７２の出力信号を基に適正なゲイン値を設定する制御ロジック回路７３と、この制御ロジック回路７３から出力されるゲインデータをアナログ信号に変換するＤ／Ａ（デジタル／アナログ）変換器７４と、このＤ／Ａ変換器７４の出力信号に応じたゲインコントロール電圧ＶＧによってアナログゲインコントロールアンプ５８ｉ，５８ｑのゲインをコントロールする利得制御回路７５とから形成され、フィードバック制御にてゲインコントロールを行う構成となっている。
【００５６】
デジタルＡＧＣループは、ＦＩＲフィルタ６２ｉ，６２ｑの出力信号、即ちデジタルゲインコントロールアンプ６３ｉ，６３ｑの入力信号の信号強度を検出する電力検出回路７６と、この電力検出回路７６の検出値を基に適正なゲイン値を設定する制御ロジック回路７３と、この制御ロジック回路７３から出力されるゲインデータに応じてデジタルゲインコントロールアンプ６３ｉ，６３ｑのゲインをコントロールする利得制御回路７７とから形成され、フィードフォワード制御にてゲインコントロールを行う構成となっている。
【００５７】
上記構成のダイレクトコンバージョン受信機において、高周波部におけ低雑音増幅器５３として、先述した各実施形態に係る増幅器が用いられる。これら実施形態に係る増幅器は、利得を切り替えても出力インピーダンスが変化することがなく、また素子数が少なくて済み、小さな回路規模で実現できることから、当該増幅器を低雑音増幅器５３として用いることで、受信回路、ひいてはこれを搭載する無線通信装置の高性能化、小型化に大きく寄与できる。
【００５８】
なお、本適用例では、ダイレクトコンバージョン受信機に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、高周波部に低雑音増幅器を有する受信回路、さらには当該受信回路を搭載した無線通信装置全般に適用可能である。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、利得の切り替えが可能な増幅器において、増幅動作をする増幅トランジスタと第１，第２のトランジスタをカスコード接続し、第１のトランジスタの電源供給端子端子を第１の抵抗を介して電源端子に接続し、第２のトランジスタの電源供給端子を電源端子に直結または第１のインピーダンス素子を介して、さらに第２のインピーダンス素子を介して出力端子にそれぞれ接続し、入力信号の信号レベルに応じて第１，第２のトランジスタのいずれかをオンさせて利得を切り替えるようにしたので、少ない素子数にて信号レベルに応じた利得の切り替えが可能となり、しかも利得を切り替えても出力インピーダンスが変化することもない。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る増幅器の構成例を示す回路図である。
【図２】第１実施形態に係る増幅器の高利得時の等価回路図である。
【図３】第１実施形態に係る増幅器の低利得時の等価回路図である。
【図４】第１実施形態に係る増幅器の出力側から見た等価回路図である。
【図５】本発明の第２実施形態に係る増幅器の構成例を示す回路図である。
【図６】本発明の第３実施形態に係る増幅器の構成例を示す回路図である。
【図７】ダイレクトコンバージョン受信機における要部の構成の一例を示すブロック図である。
【図８】従来例に係る低雑音増幅器の構成例を示すブロック図である。
【符号の説明】
１…入力端子、２…出力端子、３，４…電源端子、６…バイアス回路、７…利得制御回路、１０，１０Ａ，１０Ｂ…増幅器、５１…アンテナ、５３…低雑音増幅器、５４ｉ，５４ｑ…ミキサー、５９…ＡＧＣ部、６１…デジタル部、６４復調部
Claims (9)
- 増幅動作をする増幅トランジスタと、
前記増幅トランジスタとカスコード接続された第１，第２のトランジスタと、
前記第１のトランジスタの電源供給端子と第１の抵抗を介して接続される第１の電源端子と、
前記第２のトランジスタの電源供給端子と直結または第１のインピーダンス素子を介して接続される第２の電源端子と、
前記第１，第２のトランジスタ同士の電源供給端子間に接続される第２の抵抗と、
前記第２のトランジスタの電源供給端子と直結または第２のインピーダンス素子を介して接続される出力端子と、
前記増幅トランジスタに与えられる信号レベルに応じて前記第１，第２のトランジスタのいずれかをオンさせることによって利得の切り替えを行う利得制御回路と
を備えたことを特徴とする増幅器。 - 前記第１のトランジスタは複数のトランジスタからなり、
前記第２の抵抗は前記複数のトランジスタ同士の電源供給端子間にそれぞれ接続される
ことを特徴とする請求項１記載の増幅器。 - 前記第１の抵抗は、前記複数のトランジスタのいずれか１つの電源供給端子と前記第１の電源端子との間に設けられている
ことを特徴とする請求項２記載の増幅器。 - 前記第１の電源端子は少なくとも２つの電源端子からなり、
前記第１の抵抗は、前記複数のトランジスタの少なくとも２つの電源供給端子の各々と前記少なくとも２つの電源端子との間にそれぞれ設けられている
ことを特徴とする請求項２記載の増幅器。 - 前記第１の電源端子は単一の電源端子からなり、
前記第１の抵抗は、前記複数のトランジスタの少なくとも２つの電源供給端子の各々と前記単一の電源端子との間に設けられている
ことを特徴とする請求項２記載の増幅器。 - 前記第１，第２のインピーダンス素子は、インピーダンス整合回路として機能する
ことを特徴とする請求項１記載の増幅器。 - 前記第１，第２の抵抗は、前記信号レベルが所定レベル以上のときに前記制御回路によって設定される低利得時に、デシベルで表わした利得がゼロ、または負の値になるように各抵抗値が選定されている
ことを特徴とする請求項１記載の増幅器。 - アンテナで受信された微小信号を増幅する低雑音増幅器を備え、
前記低雑音増幅器が、
増幅動作をする増幅トランジスタと、
前記増幅トランジスタとカスコード接続された第１，第２のトランジスタと、
前記第１のトランジスタの電源供給端子と第１の抵抗を介して接続される第１の電源端子と、
前記第２のトランジスタの電源供給端子と直結または第１のインピーダンス素子を介して接続される第２の電源端子と、
前記第１，第２のトランジスタ同士の電源供給端子間に接続される第２の抵抗と、
前記第２のトランジスタの電源供給端子と直結または第２のインピーダンス素子を介して接続される出力端子と、
前記増幅トランジスタに与えられる信号レベルに応じて前記第１，第２のトランジスタのいずれかをオンさせることによって利得の切り替えを行う利得制御回路とを有する
ことを特徴とする受信回路。 - アンテナと、
前記アンテナで受信された微小信号を増幅する低雑音増幅器とを備え、
前記低雑音増幅器が、
増幅動作をする増幅トランジスタと、
前記増幅トランジスタとカスコード接続された第１，第２のトランジスタと、
前記第１のトランジスタの電源供給端子と第１の抵抗を介して接続される第１の電源端子と、
前記第２のトランジスタの電源供給端子と直結または第１のインピーダンス素子を介して接続される第２の電源端子と、
前記第１，第２のトランジスタ同士の電源供給端子間に接続される第２の抵抗と、
前記第２のトランジスタの電源供給端子と直結または第２のインピーダンス素子を介して接続される出力端子と、
前記増幅トランジスタに与えられる信号レベルに応じて前記第１，第２のトランジスタのいずれかをオンさせることによって利得の切り替えを行う利得制御回路とを有する
ことを特徴とする無線通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002238750A JP2004080456A (ja) | 2002-08-20 | 2002-08-20 | 増幅器、受信回路および無線通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002238750A JP2004080456A (ja) | 2002-08-20 | 2002-08-20 | 増幅器、受信回路および無線通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004080456A true JP2004080456A (ja) | 2004-03-11 |
Family
ID=32022044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002238750A Pending JP2004080456A (ja) | 2002-08-20 | 2002-08-20 | 増幅器、受信回路および無線通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004080456A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189569A (ja) * | 2006-01-16 | 2007-07-26 | Ricoh Co Ltd | 増幅器およびこれを用いた無線通信機器 |
| US7358816B2 (en) | 2004-11-11 | 2008-04-15 | Samsung Electronics Co., Ltd. | Variable gain amplifier |
| JP2011097638A (ja) * | 2006-02-27 | 2011-05-12 | Mitsubishi Electric Corp | 可変利得増幅器 |
-
2002
- 2002-08-20 JP JP2002238750A patent/JP2004080456A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358816B2 (en) | 2004-11-11 | 2008-04-15 | Samsung Electronics Co., Ltd. | Variable gain amplifier |
| JP2007189569A (ja) * | 2006-01-16 | 2007-07-26 | Ricoh Co Ltd | 増幅器およびこれを用いた無線通信機器 |
| JP2011097638A (ja) * | 2006-02-27 | 2011-05-12 | Mitsubishi Electric Corp | 可変利得増幅器 |
| JP2013236410A (ja) * | 2006-02-27 | 2013-11-21 | Mitsubishi Electric Corp | 可変利得増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11855586B2 (en) | Power amplifier module | |
| US8107901B2 (en) | Feedback loop with adjustable bandwidth | |
| US7880546B2 (en) | Amplifier and the method thereof | |
| US5999056A (en) | Variable gain amplifier using impedance network | |
| EP1127408B1 (en) | Variable gain amplifier with improved linearity | |
| JP5296809B2 (ja) | 可変利得増幅器およびそれを備えた高周波信号受信装置 | |
| TWI225332B (en) | Multi-band low noise amplifier | |
| US7039377B2 (en) | Switchable gain amplifier | |
| KR100660978B1 (ko) | 가변이득 증폭회로 | |
| US9166632B1 (en) | Mixer circuits with programmable characteristics | |
| US8023591B2 (en) | Method and system for a shared GM-stage between in-phase and quadrature channels | |
| US7317351B2 (en) | Low noise amplifier | |
| US6472936B1 (en) | Low-noise gain switching circuit using tapped inductor | |
| WO2008129122A1 (en) | An rf input transconductor stage | |
| EP0895350A1 (en) | Low power gain controlled amplifier with high dynamic range | |
| US8050642B2 (en) | Variable gain amplifier and receiver including the same | |
| US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
| JP2004080456A (ja) | 増幅器、受信回路および無線通信装置 | |
| KR100573348B1 (ko) | 신호 처리단 및 무선 주파수 튜너 | |
| JP2000134046A (ja) | 電流増幅器 | |
| KR20060121886A (ko) | 신호 처리 회로, 칩 및 수신기 | |
| US6906584B1 (en) | Switchable gain amplifier having a high-pass filter pole | |
| EP1022848B1 (en) | Amplifier and radio communication apparatus using the same | |
| JP2005184409A (ja) | 通信用半導体集積回路およびそれを搭載した電子部品 | |
| JP4455699B2 (ja) | 利得可変増幅回路および通信機器 |