JP2586071Y2 - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JP2586071Y2 JP2586071Y2 JP1991094975U JP9497591U JP2586071Y2 JP 2586071 Y2 JP2586071 Y2 JP 2586071Y2 JP 1991094975 U JP1991094975 U JP 1991094975U JP 9497591 U JP9497591 U JP 9497591U JP 2586071 Y2 JP2586071 Y2 JP 2586071Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- ecl
- transistor
- level
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本考案はレベル変換回路に関し、
特にＴＴＬレベルからＥＣＬレベルへ変換するレベル変
換回路に関するものである。
特にＴＴＬレベルからＥＣＬレベルへ変換するレベル変
換回路に関するものである。
【０００２】
【従来の技術】従来この種のレベル変換回路は、図２に
示すように、１つのダイオード２と、３つの分圧抵抗器
３，４及び５と、トランジスタ６から構成されている。
この時、ダイオード２と各分圧抵抗器３，４及び５で、
ＴＴＬ・ＩＣ１のＴＴＬレベルをＥＣＬレベルへ分圧変
換する。そして、トランジスタ６はＥＣＬ・ＩＣ９の入
力プルダウン抵抗８の抵抗値が低下しても分圧抵抗側か
らみたインピーダンスをトランジスタ６のｈFE倍増加さ
せ、分圧抵抗器３，４及び５の抵抗値を増加させなくて
もＥＣＬレベルとしてＥＣＬ・ＩＣ９へ入力することが
できる。なお、図中１０は伝送ラインであり、Ｖ+aは正
電圧電源、Ｖ-b，Ｖ-cおよびＶ-dは負電圧電源である。
示すように、１つのダイオード２と、３つの分圧抵抗器
３，４及び５と、トランジスタ６から構成されている。
この時、ダイオード２と各分圧抵抗器３，４及び５で、
ＴＴＬ・ＩＣ１のＴＴＬレベルをＥＣＬレベルへ分圧変
換する。そして、トランジスタ６はＥＣＬ・ＩＣ９の入
力プルダウン抵抗８の抵抗値が低下しても分圧抵抗側か
らみたインピーダンスをトランジスタ６のｈFE倍増加さ
せ、分圧抵抗器３，４及び５の抵抗値を増加させなくて
もＥＣＬレベルとしてＥＣＬ・ＩＣ９へ入力することが
できる。なお、図中１０は伝送ラインであり、Ｖ+aは正
電圧電源、Ｖ-b，Ｖ-cおよびＶ-dは負電圧電源である。
【０００３】
【考案が解決しようとする課題】このような従来のレベ
ル変換回路は、図２に示すようにトランジスタ６のエミ
ッタ抵抗がＥＣＬ・ＩＣ９の入力プルダウン抵抗８と伝
送ライン１０の終端抵抗８を兼用している。つまり伝送
ライン１０のインピーダンスはＥＣＬ・ＩＣ９のプルダ
ウン抵抗で決まってしまい、任意のインピーダンスに伝
送ラインを設定できない。一般にＥＣＬ・ＩＣのプルダ
ウン抵抗値は高抵抗であるため、高周波信号を伝送しよ
うとする場合そのライン１０とＥＣＬ・ＩＣ９の入力で
インピーダンス整合がとれていないため、波形が劣化し
てしまうという問題点があった。
ル変換回路は、図２に示すようにトランジスタ６のエミ
ッタ抵抗がＥＣＬ・ＩＣ９の入力プルダウン抵抗８と伝
送ライン１０の終端抵抗８を兼用している。つまり伝送
ライン１０のインピーダンスはＥＣＬ・ＩＣ９のプルダ
ウン抵抗で決まってしまい、任意のインピーダンスに伝
送ラインを設定できない。一般にＥＣＬ・ＩＣのプルダ
ウン抵抗値は高抵抗であるため、高周波信号を伝送しよ
うとする場合そのライン１０とＥＣＬ・ＩＣ９の入力で
インピーダンス整合がとれていないため、波形が劣化し
てしまうという問題点があった。
【０００４】
【課題を解決するための手段】前述の課題を解決するた
め、本考案はつぎの手段により構成するものとなってい
る。すなわち、前述のＴＴＬレベルからＥＣＬレベルへ
変換するレベル変換回路において、ＴＴＬ・ＩＣの出力
にダイオードのカソードを接続し、このダイオードのア
ノードに第１及び第２の２つの抵抗器を接続してその第
１の抵抗器の他端は正電圧源に接続し、第２の抵抗器は
第３の抵抗器及びトランジスタのベースに接続する。そ
して、第３の抵抗器の他端は第１の負電圧源に、トラン
ジスタのコレクタはグランドにそれぞれ接続し、そのト
ランジスタのエミッタを伝送ラインの一端に接続し、伝
送ラインの他端に、一端が第２の負電圧源に接続され伝
送ラインのインピーダンスを任意に設定するための第４
の抵抗器の他端と、一端が第３の負電圧源に接続されＥ
ＣＬ・ＩＣのプルダウン抵抗を示す第５の抵抗器の他端
と、ＥＣＬ・ＩＣの入力とを接続して構成する。
め、本考案はつぎの手段により構成するものとなってい
る。すなわち、前述のＴＴＬレベルからＥＣＬレベルへ
変換するレベル変換回路において、ＴＴＬ・ＩＣの出力
にダイオードのカソードを接続し、このダイオードのア
ノードに第１及び第２の２つの抵抗器を接続してその第
１の抵抗器の他端は正電圧源に接続し、第２の抵抗器は
第３の抵抗器及びトランジスタのベースに接続する。そ
して、第３の抵抗器の他端は第１の負電圧源に、トラン
ジスタのコレクタはグランドにそれぞれ接続し、そのト
ランジスタのエミッタを伝送ラインの一端に接続し、伝
送ラインの他端に、一端が第２の負電圧源に接続され伝
送ラインのインピーダンスを任意に設定するための第４
の抵抗器の他端と、一端が第３の負電圧源に接続されＥ
ＣＬ・ＩＣのプルダウン抵抗を示す第５の抵抗器の他端
と、ＥＣＬ・ＩＣの入力とを接続して構成する。
【０００５】
【作用】したがって、ＴＴＬレベルからＥＣＬ・ＩＣへ
の入力インピーダンス整合を容易にとることができる。
の入力インピーダンス整合を容易にとることができる。
【０００６】
【実施例】次に本考案について図面を参照し説明する。
図１は本考案の一実施例を示す回路図である。この実施
例のレベル変換回路は、図１に示すように、ＴＴＬ・Ｉ
Ｃ１の出力にダイオード２のカソードを接続し、このダ
イオード２を介して２つの分圧抵抗器３，４に接続して
その１つの抵抗器３の他端は正電圧電源Ｖ+aに接続す
る。そして、もう１つの抵抗器４は別の分圧抵抗器５及
びトランジスタ６のべースに接続し、その抵抗器５の他
端は負電圧電源Ｖ-bに、トランジスタ６のコレクタはグ
ランド（ＧＮＤ）へ、そのエミッタは伝送ライン１０の
インピーダンスと整合した抵抗器つまり終端抵抗７およ
びＥＣＬ・ＩＣ９の入力に接続し、その終端抵抗７の他
端を負電圧源Ｖ-cに接続して構成されている。なお、図
中同一符号は同一または相当部分を示している。
図１は本考案の一実施例を示す回路図である。この実施
例のレベル変換回路は、図１に示すように、ＴＴＬ・Ｉ
Ｃ１の出力にダイオード２のカソードを接続し、このダ
イオード２を介して２つの分圧抵抗器３，４に接続して
その１つの抵抗器３の他端は正電圧電源Ｖ+aに接続す
る。そして、もう１つの抵抗器４は別の分圧抵抗器５及
びトランジスタ６のべースに接続し、その抵抗器５の他
端は負電圧電源Ｖ-bに、トランジスタ６のコレクタはグ
ランド（ＧＮＤ）へ、そのエミッタは伝送ライン１０の
インピーダンスと整合した抵抗器つまり終端抵抗７およ
びＥＣＬ・ＩＣ９の入力に接続し、その終端抵抗７の他
端を負電圧源Ｖ-cに接続して構成されている。なお、図
中同一符号は同一または相当部分を示している。
【０００７】上記実施例によると、ＴＴＬ・ＩＣ１の出
力をダイオード２と分圧抵抗器３，４及び５によってレ
ベル変換しトランジスタ６に入力する。このトランジス
タ６は入出力レベルの変動をなくすバッファとして動作
し、伝送ライン１０のインピーダンスに終端抵抗７を合
わせることにより、ＥＣＬ・ＩＣ９のプルダウン抵抗８
によらず、終端抵抗７で伝送ライン１０のインピーダン
スを任意に設定できる。そのため、ラインインピーダン
スと終端抵抗７によりインピーダンス整合がとれ、高周
波信号を伝送しても波形が劣化しない。
力をダイオード２と分圧抵抗器３，４及び５によってレ
ベル変換しトランジスタ６に入力する。このトランジス
タ６は入出力レベルの変動をなくすバッファとして動作
し、伝送ライン１０のインピーダンスに終端抵抗７を合
わせることにより、ＥＣＬ・ＩＣ９のプルダウン抵抗８
によらず、終端抵抗７で伝送ライン１０のインピーダン
スを任意に設定できる。そのため、ラインインピーダン
スと終端抵抗７によりインピーダンス整合がとれ、高周
波信号を伝送しても波形が劣化しない。
【０００８】
【考案の効果】以上説明したように本考案は、ＴＴＬレ
ベルからＥＣＬレベルへ変換するレベル変換回路におい
て、伝送ラインのインピーダンスに終端抵抗を合わせる
ことにより、ＥＣＬ・ＩＣのプルダウン抵抗によらず、
その終端抵抗で伝送ラインのインピーダンスを任意に設
定できるので、ラインインピーダンスと整合がとれ、高
周波信号を伝送しても波形が劣化しないという効果を有
する。
ベルからＥＣＬレベルへ変換するレベル変換回路におい
て、伝送ラインのインピーダンスに終端抵抗を合わせる
ことにより、ＥＣＬ・ＩＣのプルダウン抵抗によらず、
その終端抵抗で伝送ラインのインピーダンスを任意に設
定できるので、ラインインピーダンスと整合がとれ、高
周波信号を伝送しても波形が劣化しないという効果を有
する。
【図１】本考案の一実施例を示す回路図である。
【図２】従来例を示す回路図である。
１ ＴＴＬ・ＩＣ ２ ダイオード ３，４，５ 分圧抵抗器 ６ トランジスタ ７ 終端抵抗 ８ ＥＣＬ・ＩＣ内部プルダウン抵抗 ９ ＥＣＬ・ＩＣ Ｖ+a 正電圧電源 Ｖ-b，Ｖ-c，Ｖ-d 負電圧電源
Claims (1)
- 【請求項１】 ＴＴＬレベルからＥＣＬレベルへ変換す
るレベル変換回路において、ＴＴＬ・ＩＣの出力にダイ
オードのカソードを接続し、該ダイオードのアノードに
第１及び第２の２つの抵抗器を接続してその第１の抵抗
器の他端は正電圧源に接続し、第２の抵抗器は第３の抵
抗器及びトランジスタのベースに接続し、この第３の抵
抗器の他端は第１の負電圧源に、前記トランジスタのコ
レクタはグランドにそれぞれ接続し、そのトランジスタ
のエミッタを伝送ラインの一端に接続し、該伝送ライン
の他端に、一端が第２の負電圧源に接続され前記伝送ラ
インのインピーダンスを任意に設定するための第４の抵
抗器の他端と、一端が第３の負電圧源に接続され前記Ｅ
ＣＬ・ＩＣのプルダウン抵抗を示す第５の抵抗器の他端
と、前記ＥＣＬ・ＩＣの入力とを接続してなることを特
徴とするレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991094975U JP2586071Y2 (ja) | 1991-10-24 | 1991-10-24 | レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991094975U JP2586071Y2 (ja) | 1991-10-24 | 1991-10-24 | レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0539036U JPH0539036U (ja) | 1993-05-25 |
| JP2586071Y2 true JP2586071Y2 (ja) | 1998-12-02 |
Family
ID=14124915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991094975U Expired - Lifetime JP2586071Y2 (ja) | 1991-10-24 | 1991-10-24 | レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586071Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585599B2 (ja) * | 1987-06-05 | 1997-02-26 | 株式会社日立製作所 | 出力インタ−フエ−ス回路 |
| JPH02120930U (ja) * | 1989-03-16 | 1990-10-01 |
-
1991
- 1991-10-24 JP JP1991094975U patent/JP2586071Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0539036U (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JP2586071Y2 (ja) | レベル変換回路 | |
| JP2881304B2 (ja) | ラインドライバ設計方法および集積回路トランシーバ | |
| JPH0339426B2 (ja) | ||
| JPH04131044U (ja) | レベル変換回路 | |
| JPH0141253Y2 (ja) | ||
| JPH0414533B2 (ja) | ||
| JPH0614528Y2 (ja) | Ｅｃｌ出力信号伝送回路 | |
| JPS641653Y2 (ja) | ||
| JPS606330U (ja) | 差動増幅器 | |
| JPS60107767U (ja) | ウインドコンパレ−タ回路 | |
| JPH0611144B2 (ja) | ドライバ回路 | |
| JP2001007741A (ja) | 差動伝送路の断線検出回路 | |
| JPS584253Y2 (ja) | バツフア増幅器 | |
| JPS59181714A (ja) | 双方向性インピ−ダンス変換回路 | |
| JPH0946215A (ja) | Ｅｃｌインターフェース回路 | |
| JPS61224446A (ja) | 半導体集積回路 | |
| JPS5939583U (ja) | 輪郭補正回路 | |
| JPS6175619A (ja) | Ｅｃｌ回路 | |
| JPS6050541U (ja) | 信号切換回路 | |
| JPS591236U (ja) | 高圧パルス発生回路 | |
| JPS59162720U (ja) | スイツチ入力回路 | |
| JPS62121612U (ja) | ||
| JPH04185015A (ja) | 半導体装置 | |
| JPH0252456B2 (ja) |