JPH0414533B2 - - Google Patents
Info
- Publication number
- JPH0414533B2 JPH0414533B2 JP57088483A JP8848382A JPH0414533B2 JP H0414533 B2 JPH0414533 B2 JP H0414533B2 JP 57088483 A JP57088483 A JP 57088483A JP 8848382 A JP8848382 A JP 8848382A JP H0414533 B2 JPH0414533 B2 JP H0414533B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- transistor
- resistor
- circuit
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 6
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/22—Repeaters for converting two wires to four wires; Repeaters for converting single current to double current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明はユニポーラ信号をトランスによつてバ
イポーラ信号に変換し伝送路に送出する線路駆動
回路に関し、特に伝送路のインピーダンスとイン
ピーダンス整合をとつた線路駆動回路に関する。
イポーラ信号に変換し伝送路に送出する線路駆動
回路に関し、特に伝送路のインピーダンスとイン
ピーダンス整合をとつた線路駆動回路に関する。
デイジタル信号の伝送には、パターンの疎密に
よる直流電圧防止のため、正極性パルスと負極性
パルスを交互に現われるバイポーラ信号が使用さ
れている。通常、このようなユニポーラ信号をバ
イポーラ信号に変換する回路すなわち線路駆動回
路は伝送路からの反射による波形歪を抑圧するた
めその出力インピーダンスは伝送路の特性インピ
ーダンスと等しく設定されている。
よる直流電圧防止のため、正極性パルスと負極性
パルスを交互に現われるバイポーラ信号が使用さ
れている。通常、このようなユニポーラ信号をバ
イポーラ信号に変換する回路すなわち線路駆動回
路は伝送路からの反射による波形歪を抑圧するた
めその出力インピーダンスは伝送路の特性インピ
ーダンスと等しく設定されている。
従来このようなユニポーラ信号をバイポーラ信
号に変換し且つ伝送路とインピーダンス整合をと
る線路駆動回路としては、ユニポーラ信号によつ
て交互に導通状態となる２個のスイツチング素子
の各々の片端を接地し、各々の他の片端を抵抗を
通してトランスの１次側に接続し、トランスの１
次側の中点に電源電圧を供給し、トランスの２次
側に伝送路を接続する回路が知られる。第１図は
このような従来回路の一例を示し、第２図はその
動作を示すタイミングチヤートである。第１図に
おいて、NPNトランジスタ３，４のベースには
それぞれ第２図の１０，１１に示すユニポーラ信
号が加えられる。第２図の波形１０，１１に示す
ように、ユニポーラ信号は交互に「１」となり、
同時に「１」となることはないが、同時に「０」
となる時間は存在する。第１図の抵抗５および６
は伝送路と整合をとるための抵抗で、電源７はト
ランス８の１次側の中点に接続されている。端子
１および２に加えられたユニポーラ信号によつて
トランジスタ３および４が飽和状態と遮断状態を
繰り返えすと、伝送線路９が接続されたトランス
の２次側の両端には第２図の波形１２に示すバイ
ポーラ信号があらわれる。今、抵抗５，６の抵抗
値をR1，電源７の電圧をVcc、伝送路９の特性イ
ンピーダンスをR0とし、また、トランス８は理
想トランスとし、その巻線方向は第１図の黒点で
示す方向とする。このような状件において、トラ
ンジスタ３，４の飽和電圧、飽和抵抗を無視する
とき、トランス８の２次側にあらわれる電圧V0
及び伝送路９とインピーダンス整合をとるために
必要な抵抗R1はそれぞれ(1)式、(2)式であらわさ
れる。
号に変換し且つ伝送路とインピーダンス整合をと
る線路駆動回路としては、ユニポーラ信号によつ
て交互に導通状態となる２個のスイツチング素子
の各々の片端を接地し、各々の他の片端を抵抗を
通してトランスの１次側に接続し、トランスの１
次側の中点に電源電圧を供給し、トランスの２次
側に伝送路を接続する回路が知られる。第１図は
このような従来回路の一例を示し、第２図はその
動作を示すタイミングチヤートである。第１図に
おいて、NPNトランジスタ３，４のベースには
それぞれ第２図の１０，１１に示すユニポーラ信
号が加えられる。第２図の波形１０，１１に示す
ように、ユニポーラ信号は交互に「１」となり、
同時に「１」となることはないが、同時に「０」
となる時間は存在する。第１図の抵抗５および６
は伝送路と整合をとるための抵抗で、電源７はト
ランス８の１次側の中点に接続されている。端子
１および２に加えられたユニポーラ信号によつて
トランジスタ３および４が飽和状態と遮断状態を
繰り返えすと、伝送線路９が接続されたトランス
の２次側の両端には第２図の波形１２に示すバイ
ポーラ信号があらわれる。今、抵抗５，６の抵抗
値をR1，電源７の電圧をVcc、伝送路９の特性イ
ンピーダンスをR0とし、また、トランス８は理
想トランスとし、その巻線方向は第１図の黒点で
示す方向とする。このような状件において、トラ
ンジスタ３，４の飽和電圧、飽和抵抗を無視する
とき、トランス８の２次側にあらわれる電圧V0
及び伝送路９とインピーダンス整合をとるために
必要な抵抗R1はそれぞれ(1)式、(2)式であらわさ
れる。
V0OP＝ｎ／２Vcc (1)
R1＝R0／n2 (2)
但しｎはトランスの１次側の中点と片端との巻
数を１とした時の２次側の巻数である。
数を１とした時の２次側の巻数である。
抵抗R1が(2)式に示す抵抗値で且つトランジス
タ３，４のいずれかが飽和状態の時、伝送路から
トランスを見込んだインピーダンスはR0となり
伝送路のインピーダンスと整合をとることができ
る。しかしながら、第１図の回路においては、端
子１，２に与えられるユニポーラ信号はともに
「０」の状態となる時間を有するため、トランジ
スタ３，４はともに遮断状態となる時間がある。
例えば、第２図において、Ｔ２はトランジスタ３
が飽和状態、トランジスタ４が遮断状態、Ｔ４は
トランジスタ３が遮断状態、トランジスタ４が飽
和状態であるが、Ｔ１，Ｔ３，Ｔ５の時間はトラ
ンジ３，４はともに遮断状態となる。トランジス
タ３，４がともに遮断状態の時、伝送路からトラ
ンスを見込んだインピーダンスは無限大となり伝
送路の特性インピーダンスと整合をとることがで
きない。すなわち従来回路ではＴ２，Ｔ４の時間
はインピーダンス整合がとれるが、時間Ｔ１，Ｔ
３，Ｔ５ではインピーダンス整合がとれず伝送路
からの反射によつて波形が歪むという欠点があ
る。
タ３，４のいずれかが飽和状態の時、伝送路から
トランスを見込んだインピーダンスはR0となり
伝送路のインピーダンスと整合をとることができ
る。しかしながら、第１図の回路においては、端
子１，２に与えられるユニポーラ信号はともに
「０」の状態となる時間を有するため、トランジ
スタ３，４はともに遮断状態となる時間がある。
例えば、第２図において、Ｔ２はトランジスタ３
が飽和状態、トランジスタ４が遮断状態、Ｔ４は
トランジスタ３が遮断状態、トランジスタ４が飽
和状態であるが、Ｔ１，Ｔ３，Ｔ５の時間はトラ
ンジ３，４はともに遮断状態となる。トランジス
タ３，４がともに遮断状態の時、伝送路からトラ
ンスを見込んだインピーダンスは無限大となり伝
送路の特性インピーダンスと整合をとることがで
きない。すなわち従来回路ではＴ２，Ｔ４の時間
はインピーダンス整合がとれるが、時間Ｔ１，Ｔ
３，Ｔ５ではインピーダンス整合がとれず伝送路
からの反射によつて波形が歪むという欠点があ
る。
本発明の目的はスイツチング素子間に第３のス
イツチング素子を設けることによりいかなる時間
においても伝送路の特性インピーダンスと整合可
能な線路駆動回路を提供することにある。
イツチング素子を設けることによりいかなる時間
においても伝送路の特性インピーダンスと整合可
能な線路駆動回路を提供することにある。
本発明の線路駆動回路は、ユニポーラ信号によ
つて導通状態となる一端が各々接地された第１お
よび第２のスイツチング素子と、前記第１および
第２のスイツチング素子の他端が接続され中点に
電源電圧が接続される１次巻線および線路に接続
される２次巻線を有するトランスと、前記第１の
スイツチング素子と前記第２のスイツチング素子
との間に接続された第３のスイツチング素子と、
前記第１および第２のスイツチング素子がともに
非導通状態の時前記第３のスイツチング素子を導
通させる手段とから構成されたことを特徴とす
る。
つて導通状態となる一端が各々接地された第１お
よび第２のスイツチング素子と、前記第１および
第２のスイツチング素子の他端が接続され中点に
電源電圧が接続される１次巻線および線路に接続
される２次巻線を有するトランスと、前記第１の
スイツチング素子と前記第２のスイツチング素子
との間に接続された第３のスイツチング素子と、
前記第１および第２のスイツチング素子がともに
非導通状態の時前記第３のスイツチング素子を導
通させる手段とから構成されたことを特徴とす
る。
次に図面を参照して本発明を詳細に説明する。
第３図は本発明の基本原理を示す回路図であ
る。図において、ユニポーラ信号Ｕ１，Ｕ２によ
つてスイツチング素子１３，１４は交互に導通状
態となり、インピーダンス素子５を通してトラン
ス８に供給され、第２図の１２に示すようなバイ
ポーラ信号を伝送路９に送出する。スイツチング
素子１３，１４がともに非導通状態の時、伝送路
９からトランス８を見込んだインピーダンスが無
限大になることを防ぐため、スイツチング素子１
５が設けられており、スイツチング素子１３，１
４がともに非導通状態の時導通させる。これによ
り、伝送路９からトランス８を見込んだインピー
ダンスはいかなる時間においても有限値となる。
インピーダンス素子１６はスイツチング素子１５
が導通状態になつた時、伝送路９からトランス８
を見込んだインピーダンスを調整るもので、必ず
しも必要ではない。同様に、インピーダンス素子
５もインピーダンス素子１３，１４のどちらかが
導通状態の時の伝送路９からトランス８を見込ん
だインピーダンスを調整するものであるから必ず
しも必要ではない。
る。図において、ユニポーラ信号Ｕ１，Ｕ２によ
つてスイツチング素子１３，１４は交互に導通状
態となり、インピーダンス素子５を通してトラン
ス８に供給され、第２図の１２に示すようなバイ
ポーラ信号を伝送路９に送出する。スイツチング
素子１３，１４がともに非導通状態の時、伝送路
９からトランス８を見込んだインピーダンスが無
限大になることを防ぐため、スイツチング素子１
５が設けられており、スイツチング素子１３，１
４がともに非導通状態の時導通させる。これによ
り、伝送路９からトランス８を見込んだインピー
ダンスはいかなる時間においても有限値となる。
インピーダンス素子１６はスイツチング素子１５
が導通状態になつた時、伝送路９からトランス８
を見込んだインピーダンスを調整るもので、必ず
しも必要ではない。同様に、インピーダンス素子
５もインピーダンス素子１３，１４のどちらかが
導通状態の時の伝送路９からトランス８を見込ん
だインピーダンスを調整するものであるから必ず
しも必要ではない。
第４図は第３図のスイツチング素子１３および
１４をNPNトランジスタで構成し、スイツチン
グトランジスタ１７をPNPトランジスタで構成
したときの具体的回路図である。図において、ユ
ニポーラ信号Ｕ１，Ｕ２によりNPNトランジス
タ３，４が交互に飽和状態および遮断状態を繰り
返し、インピーダンス素子５，６を経てトランス
８でバイポーラ信号に変換され、伝送路９に送出
されることは第１図の従来回路と同じである。
１４をNPNトランジスタで構成し、スイツチン
グトランジスタ１７をPNPトランジスタで構成
したときの具体的回路図である。図において、ユ
ニポーラ信号Ｕ１，Ｕ２によりNPNトランジス
タ３，４が交互に飽和状態および遮断状態を繰り
返し、インピーダンス素子５，６を経てトランス
８でバイポーラ信号に変換され、伝送路９に送出
されることは第１図の従来回路と同じである。
第２図の波形１０および１１に示すようなユニ
ポーラ信号が端子１および２に加えられると時間
T1，T3，T5においては、トランジスタ３，４は
遮断状態となる。この時、PNPトランジスタは
ユニポーラ信号Ｕ１およびＵ２を入力とするOR
回路１８により飽和状態となる。すなわち時間
T1，T3，T5においては、ユニポーラ信号Ｕ１お
よびＵ２はともに「０」となるため、OR回路１
８も「０」となり、トランジスタ１７のベース電
流を引くためトランジスタ１７のエミツタからベ
ースへON電流が流れ、トランジスタ１７は飽和
状態となる。また、時間Ｔ２およびＴ４時には、
OR回路１８は「１」となり、トランジスタ１７
は遮断状態となり、第４図の回路動作は第１図の
回路動作と同じになる。
ポーラ信号が端子１および２に加えられると時間
T1，T3，T5においては、トランジスタ３，４は
遮断状態となる。この時、PNPトランジスタは
ユニポーラ信号Ｕ１およびＵ２を入力とするOR
回路１８により飽和状態となる。すなわち時間
T1，T3，T5においては、ユニポーラ信号Ｕ１お
よびＵ２はともに「０」となるため、OR回路１
８も「０」となり、トランジスタ１７のベース電
流を引くためトランジスタ１７のエミツタからベ
ースへON電流が流れ、トランジスタ１７は飽和
状態となる。また、時間Ｔ２およびＴ４時には、
OR回路１８は「１」となり、トランジスタ１７
は遮断状態となり、第４図の回路動作は第１図の
回路動作と同じになる。
トランジスタ１７が飽和状態の時、伝送路９か
らトランス８を見込んだインピーダンスROFFは、
トランジスタ１７の飽和抵抗を無視しトランス８
を理想トランスとすると、(3)式で示される。
らトランス８を見込んだインピーダンスROFFは、
トランジスタ１７の飽和抵抗を無視しトランス８
を理想トランスとすると、(3)式で示される。
ROFF＝（2R1＋R2）（ｎ／２）2 (3)
但し、R1はインピーダンス素子５，６の抵抗
値、R2はインピーダンス素子１６の抵抗値、ｎ
はトランス１次側の中点と片端との巻数を１とし
た時の２次側の巻数である。ROFFを伝送路の特性
インピーダンスR0と一致させるための条件は、
(3)式でROFF＝R0とおき(2)式を代入することによ
り(4)式のように得られる。
値、R2はインピーダンス素子１６の抵抗値、ｎ
はトランス１次側の中点と片端との巻数を１とし
た時の２次側の巻数である。ROFFを伝送路の特性
インピーダンスR0と一致させるための条件は、
(3)式でROFF＝R0とおき(2)式を代入することによ
り(4)式のように得られる。
R2＝2R0／n2 (4)
この(4)式から明らかなように、R1およびR2が
(2)式および(4)式に示す値の時、伝送路９からトラ
ンス８を見込んだインピーダンスはあらゆる時間
においてもR0となり、伝送路９の特性インピー
ダンスと整合がとれる。ここで、OR回路１８の
「０」レベルの出力電圧は、送出信号がトランス
１０の２次側で全反射して、ユニポーラ信号Ｕ１
およびＵ２がいずれも「０」レベルの時にトラン
ス１０の１次側に発生してもスイツチングトラン
ジスタ１７の飽和状態が変化しない程度に設定す
る。具体的には電源７の電圧値から全反射時の反
射電圧の抵抗１６による電圧降下およびスイツチ
ングトランジスタ１７がオンできるベース・エミ
ツタ間電圧を引いた値よりもOR回路１８の
「０」レベル出力電圧を低く設定すればよい。
(2)式および(4)式に示す値の時、伝送路９からトラ
ンス８を見込んだインピーダンスはあらゆる時間
においてもR0となり、伝送路９の特性インピー
ダンスと整合がとれる。ここで、OR回路１８の
「０」レベルの出力電圧は、送出信号がトランス
１０の２次側で全反射して、ユニポーラ信号Ｕ１
およびＵ２がいずれも「０」レベルの時にトラン
ス１０の１次側に発生してもスイツチングトラン
ジスタ１７の飽和状態が変化しない程度に設定す
る。具体的には電源７の電圧値から全反射時の反
射電圧の抵抗１６による電圧降下およびスイツチ
ングトランジスタ１７がオンできるベース・エミ
ツタ間電圧を引いた値よりもOR回路１８の
「０」レベル出力電圧を低く設定すればよい。
また、トランジスタ３又は４が飽和状態の時、
すなわち第２図におけるT2，T4時は電源電流が
電源７からトランス８を経てNPNトランジスタ
３又は４に流れ込み電力を消費するが、NPNト
ランジスタ３，４ともに遮断状態となるT1，T3，
T5においては電源７から電流が流出せず、電力
を消費しない。このため無信号時やマーク率が低
い場合、本回路の消費電力はわずかで済むという
特長を持つ。この特長により本回路を集積回路化
した場合抵消費電力となり、その発熱も少なくな
るため高信頼度が得られる。
すなわち第２図におけるT2，T4時は電源電流が
電源７からトランス８を経てNPNトランジスタ
３又は４に流れ込み電力を消費するが、NPNト
ランジスタ３，４ともに遮断状態となるT1，T3，
T5においては電源７から電流が流出せず、電力
を消費しない。このため無信号時やマーク率が低
い場合、本回路の消費電力はわずかで済むという
特長を持つ。この特長により本回路を集積回路化
した場合抵消費電力となり、その発熱も少なくな
るため高信頼度が得られる。
第１図は従来の線路駆動回路の回路図、第２図
は第１図の線路駆動回路の動作を示すタイミング
チヤート、第３図は本発明の原理を説明する回路
図および第４図は本発明の一実施例を示す回路図
である。 第１図，第３図および第４図において、１，２
……ユニポーラ信号入力端子、３，４……NPN
トランジスタ、５，６，１６……抵抗、８……ト
ランス、１７……PNPトランジスタ、１８……
OR回路。
は第１図の線路駆動回路の動作を示すタイミング
チヤート、第３図は本発明の原理を説明する回路
図および第４図は本発明の一実施例を示す回路図
である。 第１図，第３図および第４図において、１，２
……ユニポーラ信号入力端子、３，４……NPN
トランジスタ、５，６，１６……抵抗、８……ト
ランス、１７……PNPトランジスタ、１８……
OR回路。
Claims (1)
- 【特許請求の範囲】 １ 第１のユニポーラ信号をベースに受け、エミ
ツタを接地された第１のトランジスタと、 第２のユニポーラ信号をベースに受け、エミツ
タを接地された第２のトランジスタと、 前記第１および第２のトランジスタのコレクタ
を接続する１次巻線および線路に接続される２次
巻線を有するトランスと、 前記１次巻線の中点に接続された電源と、 前記第１のトランジスタのコレクタに一端を、
他端を前記トランスの１次巻線の一端に接続され
る第１の抵抗と、 前記第２のトランジスタのコレクタに一端を、
他端を前記トランスの１次巻線の他端に接続され
る第２の抵抗と、 前記第１の抵抗の一端にその一端を接続された
第３の抵抗と、 この第３の抵抗の他端と前記第２の抵抗の一端
を接続するスイツチング手段と、 前記第１および第２のユニポーラ信号を受け
て、前記第１および第２のユニポーラ信号が両方
ともゼロレベルである間、前記スイツチング回路
を導通させる制御手段とから構成される線路駆動
回路において、 前記第１および第２の抵抗の抵抗値をR1、前
記第３の抵抗の抵抗値をR2、前記線路の特性イ
ンピーダンスをR0、前記トランスの１次巻線の
巻数の半分を１とした時の２次巻線の巻数をｎと
表わすとき、 R1＝R0／n2、R2＝2R0／n2 の関係を有することを特徴とする線路駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8848382A JPS58205357A (ja) | 1982-05-25 | 1982-05-25 | 線路駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8848382A JPS58205357A (ja) | 1982-05-25 | 1982-05-25 | 線路駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58205357A JPS58205357A (ja) | 1983-11-30 |
| JPH0414533B2 true JPH0414533B2 (ja) | 1992-03-13 |
Family
ID=13944036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8848382A Granted JPS58205357A (ja) | 1982-05-25 | 1982-05-25 | 線路駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58205357A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2609852B1 (fr) * | 1987-01-20 | 1992-11-27 | Telecommunications Sa | Convertisseur binaire-bipolaire |
| JPH02192248A (ja) * | 1988-10-21 | 1990-07-30 | Nec Corp | 送信インタフェース回路 |
| JP2590274B2 (ja) * | 1989-11-20 | 1997-03-12 | 富士通株式会社 | ドライバ回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911413A (ja) * | 1972-05-30 | 1974-01-31 | ||
| JPS52115610A (en) * | 1976-03-25 | 1977-09-28 | Toshiba Corp | Signal transmission circuit |
| JPS5776958A (en) * | 1980-10-30 | 1982-05-14 | Fujitsu Ltd | Pulse signal transmission circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654682Y2 (ja) * | 1975-12-04 | 1981-12-19 |
-
1982
- 1982-05-25 JP JP8848382A patent/JPS58205357A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911413A (ja) * | 1972-05-30 | 1974-01-31 | ||
| JPS52115610A (en) * | 1976-03-25 | 1977-09-28 | Toshiba Corp | Signal transmission circuit |
| JPS5776958A (en) * | 1980-10-30 | 1982-05-14 | Fujitsu Ltd | Pulse signal transmission circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58205357A (ja) | 1983-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667118A (en) | Monostable multivibrator | |
| JPH0414533B2 (ja) | ||
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| JPS6351416B2 (ja) | ||
| EP0086334A1 (en) | Pulse duty conversion circuit | |
| JPH0533105Y2 (ja) | ||
| JPH0113463Y2 (ja) | ||
| JP2586071Y2 (ja) | レベル変換回路 | |
| US4292549A (en) | Monostable multivibrator and FM detector circuit employing differential transistor pair (threshold) trigger circuit to avoid interference signal operation | |
| JPS6211105Y2 (ja) | ||
| JPS63194413A (ja) | パルス信号送出回路 | |
| JPH0141253Y2 (ja) | ||
| JPS63187810A (ja) | 試験信号発生回路 | |
| JPS584253Y2 (ja) | バツフア増幅器 | |
| JPH024524Y2 (ja) | ||
| JPS61245747A (ja) | バ−スト信号伝送用パルストランス駆動回路 | |
| JPH0353614A (ja) | ラインドライバ回路 | |
| JPS5984910U (ja) | ミユ−テイング信号発生回路 | |
| JPH0632972B2 (ja) | プリンタヘッド駆動回路 | |
| JPS6153894B2 (ja) | ||
| JPS6117412B2 (ja) | ||
| JPH065812B2 (ja) | 振幅制限回路 | |
| JPS591236U (ja) | 高圧パルス発生回路 | |
| JPS6224990B2 (ja) | ||
| JPS58207119A (ja) | 電流源回路 |