JPH0442844B2 - - Google Patents
Info
- Publication number
- JPH0442844B2 JPH0442844B2 JP57212918A JP21291882A JPH0442844B2 JP H0442844 B2 JPH0442844 B2 JP H0442844B2 JP 57212918 A JP57212918 A JP 57212918A JP 21291882 A JP21291882 A JP 21291882A JP H0442844 B2 JPH0442844 B2 JP H0442844B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- turned
- emitter
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims 2
- 230000010354 integration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電源のオン，オフ時に発生するシヨツ
クノイズを防止することができるミユーテイング
装置に関するものである。
クノイズを防止することができるミユーテイング
装置に関するものである。
従来例の構成とその問題点
一般に、電子機器は電源スイツチの投入時ある
いは遮断時に瞬時に大きな電源電圧が印加される
関係でシヨツクノイズが発生するのが常であり、
そのため、電源のオン，オフ時に時定数回路で定
めた時間信号によつて信号系路にミユーテイング
をかけることが行なわれている。しかしながら、
従来の電子機器のミユーテイング回路は、時定数
回路とリレーを用い、電源をオンしてから任意の
時定数による時間経過後にリレーをオンするよう
に構成されているため、動作時間が遅いという欠
点があつた。
いは遮断時に瞬時に大きな電源電圧が印加される
関係でシヨツクノイズが発生するのが常であり、
そのため、電源のオン，オフ時に時定数回路で定
めた時間信号によつて信号系路にミユーテイング
をかけることが行なわれている。しかしながら、
従来の電子機器のミユーテイング回路は、時定数
回路とリレーを用い、電源をオンしてから任意の
時定数による時間経過後にリレーをオンするよう
に構成されているため、動作時間が遅いという欠
点があつた。
発明の目的
本発明の目的は、電源のオン，オフ時に信号系
路に対して時間遅延なくミユーテイングをかける
ことができるミユーテイング装置を提供すること
にある。
路に対して時間遅延なくミユーテイングをかける
ことができるミユーテイング装置を提供すること
にある。
発明の構成
本発明のミユーテイング装置は、積分回路と、
トランジスタスイツチ回路と、信号系路に設けた
ミユーテイング用トランジスタスイツチで構成さ
れており、電源電圧のオン，オフ時に上記電源電
圧と上記積分回路にて発生する電位差によつて上
記トランジスタスイツチ回路をオンすると共に、
上記トランジスタスイツチ回路の出力により上記
ミユーテイング用トランジスタスイツチをオンす
るようにしたものである。
トランジスタスイツチ回路と、信号系路に設けた
ミユーテイング用トランジスタスイツチで構成さ
れており、電源電圧のオン，オフ時に上記電源電
圧と上記積分回路にて発生する電位差によつて上
記トランジスタスイツチ回路をオンすると共に、
上記トランジスタスイツチ回路の出力により上記
ミユーテイング用トランジスタスイツチをオンす
るようにしたものである。
実施例の説明
第１図は本発明のミユーテイング装置の一実施
例を示しており、図中１は電源入力端子、２は信
号出力端子、３は信号入力端子であり、上記電源
入力端子１とアース間に抵抗４、ダイオード５お
よびコンデンサ６を直列に接続した積分回路１３
が挿入されている。１４はトランジスタスイツチ
回路であり、ベースが抵抗７を介して上記積分回
路１３の第１出力端（すなわち抵抗４とダイオー
ド５の接続点）に接続されると共にエミツタが上
記電源入力端子１に接続された第１のPNPトラ
ンジスタ８と、ベースが上記積分回路１３の第１
出力端に接続され、エミツタが上記積分回路１３
の第２出力端（すなわちダイオード５とコンデン
サ６の接続点）に接続されると共に、コレクタが
上記第１のPNPトランジスタ８のコレクタに接
続された第２のPNPトランジスタ９とで構成さ
れている。１５はエミツタがアースされたNPN
トランジスタ１１でなるミユーテイング用トラン
ジスタスイツチであり、そのベースが抵抗１０を
介して上記トランジスタスイツチ回路１４を構成
する第１，第２のPNPトランジスタ８，９の各
コレクタに接続されており、そのコレクタが上記
信号の入出力端子２，３間に挿入した抵抗１２の
一端に接続されている。
例を示しており、図中１は電源入力端子、２は信
号出力端子、３は信号入力端子であり、上記電源
入力端子１とアース間に抵抗４、ダイオード５お
よびコンデンサ６を直列に接続した積分回路１３
が挿入されている。１４はトランジスタスイツチ
回路であり、ベースが抵抗７を介して上記積分回
路１３の第１出力端（すなわち抵抗４とダイオー
ド５の接続点）に接続されると共にエミツタが上
記電源入力端子１に接続された第１のPNPトラ
ンジスタ８と、ベースが上記積分回路１３の第１
出力端に接続され、エミツタが上記積分回路１３
の第２出力端（すなわちダイオード５とコンデン
サ６の接続点）に接続されると共に、コレクタが
上記第１のPNPトランジスタ８のコレクタに接
続された第２のPNPトランジスタ９とで構成さ
れている。１５はエミツタがアースされたNPN
トランジスタ１１でなるミユーテイング用トラン
ジスタスイツチであり、そのベースが抵抗１０を
介して上記トランジスタスイツチ回路１４を構成
する第１，第２のPNPトランジスタ８，９の各
コレクタに接続されており、そのコレクタが上記
信号の入出力端子２，３間に挿入した抵抗１２の
一端に接続されている。
このような構成において、いま、電源がオンさ
れると上記電源入力端子１の電圧は第２図Ａの時
間T1に示すように変化する。これにより、上記
抵抗４、ダイオード５およびコンデンサ６より成
る積分回路１３の出力点である抵抗４とダイオー
ド５の接続点の電圧は第２図Ｂに示すように変化
する。この積分回路１３の出力が抵抗７を介して
第１のPNPトランジスタ８のベースに加えられ
ることにより、その第１のPNPトランジスタ８、
抵抗７により構成されているトランジスタスイツ
チ回路１４がオンとなる。このトランジスタスイ
ツチ回路１４の出力が抵抗１０、トランジスタ１
１より構成されるミユーテイング用トランジスタ
スイツチ１５に供給され、第２図Ｃに示すように
ミユーテイングオンとなる。
れると上記電源入力端子１の電圧は第２図Ａの時
間T1に示すように変化する。これにより、上記
抵抗４、ダイオード５およびコンデンサ６より成
る積分回路１３の出力点である抵抗４とダイオー
ド５の接続点の電圧は第２図Ｂに示すように変化
する。この積分回路１３の出力が抵抗７を介して
第１のPNPトランジスタ８のベースに加えられ
ることにより、その第１のPNPトランジスタ８、
抵抗７により構成されているトランジスタスイツ
チ回路１４がオンとなる。このトランジスタスイ
ツチ回路１４の出力が抵抗１０、トランジスタ１
１より構成されるミユーテイング用トランジスタ
スイツチ１５に供給され、第２図Ｃに示すように
ミユーテイングオンとなる。
このミユーテイングオンにより、信号入力端子
３に加えられた信号は、抵抗１２とトランジスタ
１１のコレクタエミツタ間のオン抵抗により分圧
され、信号出力端子２に出力される。この時、ト
ランジスタ１１のコレクタエミツタ間のオン抵抗
が低いため、信号出力端子２には信号は現われな
い。また、ミユーテイングオンの時間間隔は、前
記積分回路１３の時定数により決定される。
３に加えられた信号は、抵抗１２とトランジスタ
１１のコレクタエミツタ間のオン抵抗により分圧
され、信号出力端子２に出力される。この時、ト
ランジスタ１１のコレクタエミツタ間のオン抵抗
が低いため、信号出力端子２には信号は現われな
い。また、ミユーテイングオンの時間間隔は、前
記積分回路１３の時定数により決定される。
一方、電源オフ時には、電源入力端子１の電圧
は第２図Ａの時間T2に示すように変化する。こ
れにより、上記抵抗４、ダイオード５およびコン
デンサ６より成る積分回路１３の出力点であるダ
イオード５とコンデンサ６の接続点の電圧は第２
図Ｂに示すように変化する。この積分回路１３の
出力が第２のPNPトランジスタ９のエミツタに
加えれることにより、抵抗７と上記第２のPNP
トランジスタ９より構成されているトランジスタ
スイツチ回路１４がオンとなる。このトランジス
タスイツチ回路１４の出力が抵抗１０、トランジ
スタ１１により構成されるミユーテイング用トラ
ンジスタスイツチ１５に供給され、第２図Ｃに示
すようにミユーテイングオンとなる。このミユー
テイングオンにより、信号入力端子３に加えられ
た信号は、抵抗１２とトランジスタ１１のコレク
タエミツタ間のオン抵抗により分圧され、信号出
力端子２に出力される。この時、トランジスタ１
１のコレクタエミツタ間のオン抵抗が低いため、
信号出力端子２には信号は現われない。なお、ミ
ユーテイングスイツチがオフ時には、トランジス
タ１１のコレクタエミツタ間のオフ抵抗は高く、
信号には何ら影響を与えない。
は第２図Ａの時間T2に示すように変化する。こ
れにより、上記抵抗４、ダイオード５およびコン
デンサ６より成る積分回路１３の出力点であるダ
イオード５とコンデンサ６の接続点の電圧は第２
図Ｂに示すように変化する。この積分回路１３の
出力が第２のPNPトランジスタ９のエミツタに
加えれることにより、抵抗７と上記第２のPNP
トランジスタ９より構成されているトランジスタ
スイツチ回路１４がオンとなる。このトランジス
タスイツチ回路１４の出力が抵抗１０、トランジ
スタ１１により構成されるミユーテイング用トラ
ンジスタスイツチ１５に供給され、第２図Ｃに示
すようにミユーテイングオンとなる。このミユー
テイングオンにより、信号入力端子３に加えられ
た信号は、抵抗１２とトランジスタ１１のコレク
タエミツタ間のオン抵抗により分圧され、信号出
力端子２に出力される。この時、トランジスタ１
１のコレクタエミツタ間のオン抵抗が低いため、
信号出力端子２には信号は現われない。なお、ミ
ユーテイングスイツチがオフ時には、トランジス
タ１１のコレクタエミツタ間のオフ抵抗は高く、
信号には何ら影響を与えない。
発明の効果
以上述べたように本発明によれば、電源オンあ
るいはオフ時に出力信号系路に対し、時間遅延が
ほとんど無くミユーテイングをかけることができ
ると共に１つの積分回路により、電源オン時およ
びオフ時共に時定数を決定することができる利点
を有する。
るいはオフ時に出力信号系路に対し、時間遅延が
ほとんど無くミユーテイングをかけることができ
ると共に１つの積分回路により、電源オン時およ
びオフ時共に時定数を決定することができる利点
を有する。
第１図は本発明のミユーテイング装置の一実施
例を示す回路図、第２図は同装置の動作タイミン
グ図である。 １……電源入力端子、２……信号出力端子、３
……信号入力端子、１３……積分回路、１４……
トランジスタ回路、１５……ミユーテイング用ト
ランジスタスイツチ。
例を示す回路図、第２図は同装置の動作タイミン
グ図である。 １……電源入力端子、２……信号出力端子、３
……信号入力端子、１３……積分回路、１４……
トランジスタ回路、１５……ミユーテイング用ト
ランジスタスイツチ。
Claims (1)
- 【特許請求の範囲】 １ 電源から直流電源電圧が印加される第１の抵
抗器、ダイオード及びコンデンサを直列に接続
し、前記ダイオードは前記第１の抵抗器と前記コ
ンデンサの間に順方向に接続された積分回路と、 電源オンによつて直流電源電圧が前記積分回路
に供給された時、前記第１の抵抗器が両端に発生
する電圧が第２の抵抗器を介してベース、エミツ
タ間に加えられコレクタ、エミツタ間がオンとな
り、前記コンデンサの電圧が時間の経過と共に上
昇し、前記第１の抵抗器の両端に発生する電圧が
低下することによりコレクタ、エミツタ間がオフ
となる第１のトランジスタと、 電源オフによつて直流電源電圧の供給が絶たれ
たとき前記コンデンサから電源に、電流が流れる
のを前記ダイオードで防止することにより前記ダ
イオードの両端に発生する電圧を、ベース、エミ
ツタ間に加えコレクタ、エミツタ間がオンとなる
第２のトランジスタと、 第１及び第２のトランジスタの各々のコレクタ
が第３の抵抗器を介してベースに接続され、電源
オン時には前記第１のトランジスタのコレクタか
ら、電源オフ時には前記第２のトランジスタのコ
レクタから信号が供給されエミツタ、コレクタ間
がオンとなるミユーテイング用トランジスタと、 前記ミユーテイング用トランジスタのコレク
タ、エミツタ間の抵抗値との比によつてミユーテ
イングを行なう第４の抵抗器を具備し、 電源オンあるいはオフ時に、前記第１の抵抗器
あるいは前記ダイオードの両端に発生する電圧が
ベース、エミツタ間に供給される前記第１あるい
は第２のトランジスタをオンにし、これらのトラ
ンジスタのコレクタから得られる信号をベースに
供給される前記ミユーテイング用トランジスタの
コレクタ、エミツタ間をオンにしてミユーテイン
グをかけ、また、電源オンから前記積分回路の時
定数に応じた時間経過後、前記第１の抵抗器の両
端に発生する電圧が低下することにより第１のト
ランジスタがオフし、ミユーテイングがはずれる
ように構成してなるミユーテイング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212918A JPS59103408A (ja) | 1982-12-03 | 1982-12-03 | ミユ−テイング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212918A JPS59103408A (ja) | 1982-12-03 | 1982-12-03 | ミユ−テイング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59103408A JPS59103408A (ja) | 1984-06-14 |
| JPH0442844B2 true JPH0442844B2 (ja) | 1992-07-14 |
Family
ID=16630433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57212918A Granted JPS59103408A (ja) | 1982-12-03 | 1982-12-03 | ミユ−テイング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59103408A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4762225B2 (ja) * | 2007-12-20 | 2011-08-31 | 三菱電機株式会社 | 超電導磁石装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4968641A (ja) * | 1972-11-02 | 1974-07-03 | ||
| JPS5837212B2 (ja) * | 1979-12-10 | 1983-08-15 | 正作 佐怒賀 | 冷却水槽に於ける冷却物搬送搬出装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6025154Y2 (ja) * | 1980-12-04 | 1985-07-29 | 日本ビクター株式会社 | ミユ−テイング回路 |
| JPS5837212U (ja) * | 1981-08-31 | 1983-03-10 | 三洋電機株式会社 | ミユ−テイング回路 |
-
1982
- 1982-12-03 JP JP57212918A patent/JPS59103408A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4968641A (ja) * | 1972-11-02 | 1974-07-03 | ||
| JPS5837212B2 (ja) * | 1979-12-10 | 1983-08-15 | 正作 佐怒賀 | 冷却水槽に於ける冷却物搬送搬出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59103408A (ja) | 1984-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3346743A (en) | Pulse width multiplying circuit having capacitive feedback | |
| US3585407A (en) | A complementary transistor switch using a zener diode | |
| JPH0442844B2 (ja) | ||
| JPS5951178B2 (ja) | パルス信号制御回路 | |
| JPS6122345Y2 (ja) | ||
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPH0115217Y2 (ja) | ||
| JPH0132412Y2 (ja) | ||
| GB1002776A (en) | Voltage integrator circuit | |
| JPH0344459B2 (ja) | ||
| JPS584253Y2 (ja) | バツフア増幅器 | |
| JPS5813634Y2 (ja) | ミュ−テイング信号発生回路 | |
| JPH0113463Y2 (ja) | ||
| JPH0347775B2 (ja) | ||
| SU842954A1 (ru) | Формирователь тока выборки дл блОКОВ пАМ Ти | |
| JPS6140029U (ja) | 信号減衰装置 | |
| JPS58111418A (ja) | 制御電圧により変化可能な伝送量を有する電子増幅器 | |
| JPS5873653U (ja) | Ａｍ受信器におけるハイカツト回路 | |
| JPH0543210B2 (ja) | ||
| JPH0294811A (ja) | レベル可変回路 | |
| JPS6032941B2 (ja) | コンパレ−タ回路 | |
| JPS58135116U (ja) | ミユ−テイング回路 | |
| JPS6171720A (ja) | 排他的輪理和回路 | |
| JPH05235709A (ja) | シュミット回路 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 |