JPS6032941B2 - コンパレ−タ回路 - Google Patents

Description

【発明の詳細な説明】 この発明は、コンパレータ回路に関し、特にＩＣに内蔵
するに適したコンパレータ回路に関する。

従来のトランジスタ回路は第１図に示すように構成され
ている。

すなわち第１図において、トランジスタ４１のベースに
は比較信号入力が加えられるようになっておりトランジ
スタ４２のベースには抵抗４５，４６でなる抵抗分圧回
路から発生された基準電圧Ｖｓが加えられるようになっ
ている。トランジスタ４１，４２のェミツタは共通に接
続され、一定の電流ｌｏを流す電流源４７に接続されて
いる。こうしてトランジスタ４１，４２が差動増幅形の
比較回路を構成する。トランジスタ４１のコレク夕には
、トランジスタ４３のヱミツタ・コレクタパスが挿入さ
れている。そしてこのトランジスタ４３のベースはトラ
ンジスタ４２のコレク夕に薮続されている。またトラン
ジスタ４２のコレクタには、トランジスタ４４のエミツ
タ・コレクタパスが挿入されており、このトランジスタ
４４のベースはトランジスタ４１のコレクタに接続され
ている。電流源４７のインピーダンスが抵抗４６に比し
て充分大きいものとすると、トランジスタ４１のベース
に加えられた電圧が基準電圧Ｖｓに到達した場合、それ
までトランジスタ４２がオン，トランジスタ４１がオフ
の状態であったものが、トランジスタ４１がオン，トラ
ンジスタ４２がオフに反転する。

そのためトランジスタ４４のベース電流が流れるのでト
ランジスタ４４はオンし、逆にトランジスタ４３のベー
ス電流がなくなるためトランジスタ４３はオフする。こ
うして負荷５１に流れる電流は急激に減少し、負荷５２
に流れる雷流は急激に増大する。トランジスタ４１のベ
ースに加えられる電圧が下がってきて基準電圧Ｖｓに到
達した場合には、上記と全く逆の動作をし上記の各状態
から反転して最初に述べた状態にもどる。以上に述べた
従来の回路は次の欠点を有している。

トランジスタ４１のベースに入力される比較信号が基準
電圧Ｖｓのレベルに微少量づつ近づいたとき、トランジ
スタ４１にベース電流が流れ始めます。

そして、このベース電流は比較信号の上昇とともに増加
します。このとき、トランジスタ４１およびトランジス
タ４２はともにオン状態にあるので、トランジスタ４３
のベースに接続された負荷５１に電流が流れるとともに
トランジスタ４４のベースに接続された負荷５２にも電
流が流れます。この状態はトランジスタ４３、およびト
ランジスタ４４が完全に反転するまで続きます。このよ
うに従来のコンパレータ回路はトランジスタ４３および
トランジスタ４４のベース電流がトランジスタ特性で決
定される予じめ定められた値以上にならないとトランジ
スタ４３およびトランジスタ４４は完全に反転動作しな
いので、微少変化のアナログ入力に対してはスイッチン
グ動作がゆるやかなものとなりコンパレータ回路として
不都合がある。また、トランジスタ４３およびトランジ
スタ４４のベース電流の値が大きいので、消費電力が大
きくＩＣ化に通さないなどの不都合もある。そこで、本
発明は上記従来技術の欠点に鑑みてなされたもので、出
力端子のスイッチング特性を向上するとともに、回路で
の消費電力を押えてＩＣ化に適したコンパレータ回路を
提供することを目的とする。

本発明の一実施例を第２図を用いて説明する。

第２図は、第１図の回路に示されるトランジスタ４３の
ベースにヱミツタが接続されそのベースがトランジスタ
４２のコレク外こ接続されたトランジスタ６２と、トラ
ンジスタ４４のベースにヱミッタが接続されそのベース
がトランジスタ４１のコレクタに接続されたトランジス
タ６１を備えている。そして負荷としてトランジスタ７
１〜７３で構成される電流ミラー回路が接続されている
。次に第２図に示される回路の動作を説明する。

最初トランジスタ４２がオン，トランジスタ４１がオフ
状態にあるものとする。ここでトランジスタ４１のベー
スに加えられた電圧が基準電圧Ｖｓに到達するとトラン
ジスタ４１に漏れ電流が流れ始める。そしてこの漏れ電
流が微少電流であってもトランジスタ６１およ，びトラ
ンジスタ４４のダーリントン接続回路で電流増幅され一
瞬のうちにトランジスタ４４がオンする。トランジスタ
４１がオンするとトランジスタ４２はオフする。ここで
トランジスタ４２がオフするとトランジスタ４３および
トランジスタ６２もオフする。なおトランジスタ４３，
４４が飽和することによって基板（サブストレート）に
漏れる電流を小さく抑えるためにトランジスタ４３，４
４にＣＷ（ＣｏｌｌｅｃｔｏｒＷａｌｌ）処理をするこ
とが好ましい。次に負荷５１（カレントミラー回路）と
コンパレータ回路４との動作を説明する。このコンパレ
ータ回路４の○ＵＴ勾端子にも負荷５１と同様のカレン
トミラー回路（図示せず）が接続されている。最初トラ
ンジスタ４２がオン状態であればトランジスタ４２へは
トランジスタ６２のベース電流とＯＵＴＩ端子からの電
流とが供給されている。

ここでトランジスタ６２のベース電流《ＯＵＴＩ端子か
らの電流である。次にトランジスタ４１のベース電圧が
微少電圧づつ上昇して、Ｖｓを超えると、トランジスタ
６１とトランジスタ４４が一瞬にしてオン状態になる。

このときトランジスタ４３のベース・エミツタ飽和電圧
（ＶＢＥ４３）とトランジスタ６２のベース・ェミッタ
飽和電圧と（ＶＢＥ６２）との和ＶＢＥ４３十ＶＢＥ６
２は、トランジスタ７１のベース・ェミッタ間飽和電圧
（ＶＢＥ７１）とトランジスタ７３のベース・ェミッタ
間飽和電圧（ＶＢＥ７３）との和ＶＢＥ７１十ＶＢＥ７
３よりも小さいので、トランジスタ４４がオンしたとき
、トランジスタ７１およびトランジスタ７３がオフし、
その後トランジスタ４３とトランジスタ６２がオフする
。そしてこのとき○ＵＴ勾端子に接続される負荷がオン
する。このように負荷５１にカレントミラー回路を設け
ると負荷が同時にオフするときはあっても同時にオンす
るときがないので、例えばミラー回路の出力でコンブリ
メンタリなトランジスタ回路を駆動するときなど効果的
である。この発明によれば、差動増幅器を構成する第１
のトランジスタと第２のトランジスタを有し、第１のト
ランジスタのコレクタにそのエミツタ・コレクタパスが
接続された第３のトランジスタと、第２のトランジスタ
のコレク夕にそのェミツタ・コレクタパスが接続された
第４のトランジスタとを備えたコンパレータ回路におい
て、第４のトランジスタのベースにコレクタが接続され
そのべ−スが第１のトランジスタのコレクタに接続され
た第５のトランジスタと、第３のトランジスタにコレク
タが接続されそのベースが第２のトランジスタのコレク
タに接続される第６のトランジスタを備えたので、第１
のトランジスタまたは第２のトランジスタに流れる電流
が第４，第６のトランジスタまたは第３，第５のトラン
ジスタによってそれぞれ増幅され、第３，第４のトラン
ジスタのオン・オフが瞬時に行なわれることによりコン
パレータとしてのスイッチング特性が向上する。

さらに、第３，第６のトランジスタおよび第４，第５の
トランジスタのようにダーリントン接続回路を用いてい
るので、コンパレータ回路内での消費電力を押えてＩＣ
化に通したコンパレータ回路を提供することができる。

【図面の簡単な説明】

第１図は従釆例を説明するための図，第２図は本発明の
一実施例を説明する図である。 ４１……第１のトランジスタ、４２……第２のトランジ
スタ、４３……第３のトランジスタ、４４……第４のト
ランジスタ、６１……第５のトランジスタ、６２……弟
仇６のトランジスタ。 器ｌ図第２図

Claims (1)

【特許請求の範囲】
1. １ 比較信号がベースに入力される第１のトランジスタ
   と、そのベースに基準電圧が入力される第２のトランジ
   スタと、前記第１のトランジスタのコレクタにそのエミ
   ツタ・コレクタパスが接続された第３のトランジスタと
   、前記第２のトランジスタのコレクタにそのエミツタ・
   コレクタパスが接続された第４のトランジスタと、前記
   第１のトランジスタのコレクタに接続される第１の出力
   端子と、前記第２のトランジスタのコレクタに接続され
   る第２の出力端子とを備えたコンパレータ回路において
   、 前記第４のトランジスタのベースにエミツタが接続
   されたそのベースが前記第１のトランジスタのトランジ
   スタに接続される第５のトランジスタと、前記第３のト
   ランジスタにエミツタが接続されそのベースが前記第２
   のトランジスタのコレクタに接続される第６のトランジ
   スタとを備えたことを特徴とするコンパレータ回路。