JPS58205357A - 線路駆動回路 - Google Patents
線路駆動回路Info
- Publication number
- JPS58205357A JPS58205357A JP8848382A JP8848382A JPS58205357A JP S58205357 A JPS58205357 A JP S58205357A JP 8848382 A JP8848382 A JP 8848382A JP 8848382 A JP8848382 A JP 8848382A JP S58205357 A JPS58205357 A JP S58205357A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- transmission line
- impedance
- switching elements
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/22—Repeaters for converting two wires to four wires; Repeaters for converting single current to double current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はユニポーラ信号をトランスによってバイポーラ
信号に変換し伝送路に送出する線路駆動回路に関し、特
に伝送路のインピーダンスとインピーダンス整合をとっ
たＩｗ路動駆動回路関する。
信号に変換し伝送路に送出する線路駆動回路に関し、特
に伝送路のインピーダンスとインピーダンス整合をとっ
たＩｗ路動駆動回路関する。
ディジタル信号の伝送には、パターンの疎密による直流
電圧防止のため、正極性パルスと負極性パルスを交互に
現われるバイポーラ信号が使用されている。通常、この
ようなユニポーラ信号をバイポーラ信号に変換する回路
すなわち線路駆動回路は伝送路からの反射による波形歪
を抑圧するためその出力インピーダンスは伝送路の特性
インピーダンスと等しく設定されている。
電圧防止のため、正極性パルスと負極性パルスを交互に
現われるバイポーラ信号が使用されている。通常、この
ようなユニポーラ信号をバイポーラ信号に変換する回路
すなわち線路駆動回路は伝送路からの反射による波形歪
を抑圧するためその出力インピーダンスは伝送路の特性
インピーダンスと等しく設定されている。
従来こρようなユニポーラ信号をバイポーラ信号に変換
し且つ伝送路とインピーダンス整合をとる一路駆動回路
としては、ユニポーラ信号によって交互に導通状態とな
る２個のスイッチング素子の各々の片端を接地し、各々
の他の片端を抵抗を通してトランスの１次側ＩＣ接続し
、トランスの１次側の中点に電源電圧全供給し、トラン
スの２次１１１に伝送路を接続する回路が知られる。第
１図はこのような従来回路の一例を示し、第２図はその
動作を示すタイミングチャートである。第１図において
、ＮＰＮ トランジスタ３，４のベースにはそれぞれ第
２図の１０．１１に示すユニポーラ信号が加えられる。
し且つ伝送路とインピーダンス整合をとる一路駆動回路
としては、ユニポーラ信号によって交互に導通状態とな
る２個のスイッチング素子の各々の片端を接地し、各々
の他の片端を抵抗を通してトランスの１次側ＩＣ接続し
、トランスの１次側の中点に電源電圧全供給し、トラン
スの２次１１１に伝送路を接続する回路が知られる。第
１図はこのような従来回路の一例を示し、第２図はその
動作を示すタイミングチャートである。第１図において
、ＮＰＮ トランジスタ３，４のベースにはそれぞれ第
２図の１０．１１に示すユニポーラ信号が加えられる。
第２図の波形１０．１１に示すように、ユニポーラ信号
は交互ＶＣ「１」となり、同時に「１」となるこ、とは
ないが、同時ｖｃ［ｏＪとなる時間は存在する。第１図
の仏抗５あ・よび６は臥送路と整合をと本ための伽抗で
、電源７はトランス８の１次側の中点に接続されている
。端子ｌおよび２に加えられたユニポーラ信号によって
トランジスタ３および４が飽和状態と遮断状態金＃！シ
返えすと、伝送線路９が接続されたトランスの２次側の
両端には第２図の波形１２に示すバイポーラ信号があら
れれる。今、抵抗５，６の供抗値をＲ１゜電、源）黛電
圧をＶｃｃ、伝送路９の特性インピーダンスをＲ，とし
、また、トランス８は理想トランスとし、その巻線方向
は第、１図の黒点で示す方向とする。このような軟性に
おいて、トランジスタ３．４の飽和電圧、飽和抵抗を無
視するとき、トランス８０２次側にあられれる電圧■ｏ
及び伝送路９とインピーダンス整合をとるために必要な
抵抗Ｒ，はそれぞれ（１）式、（２）式であられされる
。
は交互ＶＣ「１」となり、同時に「１」となるこ、とは
ないが、同時ｖｃ［ｏＪとなる時間は存在する。第１図
の仏抗５あ・よび６は臥送路と整合をと本ための伽抗で
、電源７はトランス８の１次側の中点に接続されている
。端子ｌおよび２に加えられたユニポーラ信号によって
トランジスタ３および４が飽和状態と遮断状態金＃！シ
返えすと、伝送線路９が接続されたトランスの２次側の
両端には第２図の波形１２に示すバイポーラ信号があら
れれる。今、抵抗５，６の供抗値をＲ１゜電、源）黛電
圧をＶｃｃ、伝送路９の特性インピーダンスをＲ，とし
、また、トランス８は理想トランスとし、その巻線方向
は第、１図の黒点で示す方向とする。このような軟性に
おいて、トランジスタ３．４の飽和電圧、飽和抵抗を無
視するとき、トランス８０２次側にあられれる電圧■ｏ
及び伝送路９とインピーダンス整合をとるために必要な
抵抗Ｒ，はそれぞれ（１）式、（２）式であられされる
。
ＶＯ＝−Ｖｃｃ ｔｌＪ
ｐ２
Ｋｌ”ＲＬｓ（２）
但しｎはトランスの１次側の中点と片端との巻数を１と
した時の２次側の巻数である。
した時の２次側の巻数である。
抵抗几ｌが（２）式に示す抵抗値で且つトランジスタ３
．４のいずれかが飽和状態の時、伝送路からトランスを
見込んだインピーダンスはＲｏとな夛伝送路のインピー
ダンスと整合をとることができる。しかしながら、第１
図の回路においては、端子１．２に与えられるユニボー
２信号はともに「ＯＪの状態となる時間を有するため、
トランジスタ３．４はと吃に遮断状態となる時間がある
。
．４のいずれかが飽和状態の時、伝送路からトランスを
見込んだインピーダンスはＲｏとな夛伝送路のインピー
ダンスと整合をとることができる。しかしながら、第１
図の回路においては、端子１．２に与えられるユニボー
２信号はともに「ＯＪの状態となる時間を有するため、
トランジスタ３．４はと吃に遮断状態となる時間がある
。
例えば、第２図において、Ｔ２はトランジスタ３が期和
状態、トランジスタ４が遮断状態、Ｔ４は）・ランジス
タ３が遮断状態、トランジスタ４が飽オロ状態であるが
、ＴＩ、Ｔ３．Ｔ５の時間ハトランジ３．４はともＶＣ
＠断状態となる。トランジスタ３゜４がともに遮断状態
の時、伝送路からトランスを見込んだインピーダンスは
無限大となり伝送路の特性インピーダンスと整合をとる
ことができない。
状態、トランジスタ４が遮断状態、Ｔ４は）・ランジス
タ３が遮断状態、トランジスタ４が飽オロ状態であるが
、ＴＩ、Ｔ３．Ｔ５の時間ハトランジ３．４はともＶＣ
＠断状態となる。トランジスタ３゜４がともに遮断状態
の時、伝送路からトランスを見込んだインピーダンスは
無限大となり伝送路の特性インピーダンスと整合をとる
ことができない。
すなわち従来回路ではＴ２ 、Ｔ４の時間はインピーダ
ンス整合がとれいｆ蒔関Ｔｌ、Ｔ３．Ｔ５ではインピー
ダンス整合がとれず伝送路からの反射によって波形が歪
むという欠点がある。
ンス整合がとれいｆ蒔関Ｔｌ、Ｔ３．Ｔ５ではインピー
ダンス整合がとれず伝送路からの反射によって波形が歪
むという欠点がある。
本発明の目的はスイッチング素子間に＃３のスイッチン
グ素子を設けることによりいかなる時間においても伝送
路の特性インピーダンスと整合可能な機略駆動回路を提
供することにある。
グ素子を設けることによりいかなる時間においても伝送
路の特性インピーダンスと整合可能な機略駆動回路を提
供することにある。
本発明の線路駆動回路は、ユニポー２信号によって導通
状態となる一端が各々接地された第１および第２のスイ
ッチング素子と、前記第１および第２のスイッチング素
子の他端が接続され中点に電源電圧が接続される１次巻
線および線路に接続される２次巻線を有するトランスと
、前記第１のスイッチング素子と前記第２のスイッチン
グ素子との間に接続されたｆｇ３のスイッチング素子と
、前記第１および第２のスイッチング素子がともに非導
通状態の時前記第３のスイッチング素子を導通させる手
段とから構成されたことを特徴とする。
状態となる一端が各々接地された第１および第２のスイ
ッチング素子と、前記第１および第２のスイッチング素
子の他端が接続され中点に電源電圧が接続される１次巻
線および線路に接続される２次巻線を有するトランスと
、前記第１のスイッチング素子と前記第２のスイッチン
グ素子との間に接続されたｆｇ３のスイッチング素子と
、前記第１および第２のスイッチング素子がともに非導
通状態の時前記第３のスイッチング素子を導通させる手
段とから構成されたことを特徴とする。
次に図１ＩＯを番照して本発明の詳細な説明する。
第３図は本発明の基本原理を示す回路図である。
図において、ユニポーラ信号０１．Ｕ２によってスイッ
チング素子１３．１４は交互に４通状態となシ、インピ
ーダンス素子５を通してトランス８に供給され、第２図
の１２に示すようなバイポーラ信号を伝送路９に送出す
る。スイッチング素子１３．１４がともに非導通状態の
時、伝送路９からトランス８を見込んだインピーダンス
が無限大になることを防ぐため、スイッチング素子１５
が設けられており、スイッチング素子１３．１４がとも
に非導通状態の時導通させる。これにより、伝送路９か
らトランス８を見込んだインピーダンスはいかなる時間
においても有限値となる。インピーダンス素子１６はス
イッチング索子１５が導通状態になった時、伝送路９か
らトランス８を見込んだインピーダンスを調整するもの
で、必ずしも必要ではない。同様に、インピーダンス素
子５もインピーダンス素子１３．１４のどちらかが導通
状態の時の伝送路９からトランス８を見込んだインピー
ダンスを調整するものであるから必ずしも必要ではない
。
チング素子１３．１４は交互に４通状態となシ、インピ
ーダンス素子５を通してトランス８に供給され、第２図
の１２に示すようなバイポーラ信号を伝送路９に送出す
る。スイッチング素子１３．１４がともに非導通状態の
時、伝送路９からトランス８を見込んだインピーダンス
が無限大になることを防ぐため、スイッチング素子１５
が設けられており、スイッチング素子１３．１４がとも
に非導通状態の時導通させる。これにより、伝送路９か
らトランス８を見込んだインピーダンスはいかなる時間
においても有限値となる。インピーダンス素子１６はス
イッチング索子１５が導通状態になった時、伝送路９か
らトランス８を見込んだインピーダンスを調整するもの
で、必ずしも必要ではない。同様に、インピーダンス素
子５もインピーダンス素子１３．１４のどちらかが導通
状態の時の伝送路９からトランス８を見込んだインピー
ダンスを調整するものであるから必ずしも必要ではない
。
第４図は第３図のスイッチング素子１３および１４ｉＮ
ＰＩｌランジスタで構成し、スイッチングトランジスタ
１５をＰＮＰ ）ランジスタで構成したときの具体的回
路図である。図において、ユニポーラ信号Ｕｌ、Ｕ２に
よシＮＰｒ１１１トランジスタ３．４が交互に飽和状態
および遮断状態を繰り返し、インピーダンス索子５，６
を経てトランス８でバイポー２信号に変換され、伝送路
９に送出されることは第１図の従来回路と同じである。
ＰＩｌランジスタで構成し、スイッチングトランジスタ
１５をＰＮＰ ）ランジスタで構成したときの具体的回
路図である。図において、ユニポーラ信号Ｕｌ、Ｕ２に
よシＮＰｒ１１１トランジスタ３．４が交互に飽和状態
および遮断状態を繰り返し、インピーダンス索子５，６
を経てトランス８でバイポー２信号に変換され、伝送路
９に送出されることは第１図の従来回路と同じである。
第２図の波形１０および１１に示すようなユニポーラ信
号が堪子１および２に加えられると時間Ｔ １ ｒＴ３
＊Ｔ Ｓにおいては、トランジスタ３．４は遮断状態
となる。この時、ＰＮＰ）ランジスタはユニポーラ信号
Ｕ１およびＵ２ｔ−人力とするＯＲ回路１８により飽和
状態となる。すなわち時間Ｔ１゜Ｔ３．Ｔ、においては
、ユニポーラ信号Ｕ１およびＵ２はともにｒＯＪとなる
ため、ＯＲ回路１８も「０」となり、トランジスター７
のベース電流を引くためトランジスター７は飽和状態と
なる。また、時間Ｔ２およびＴ４時ＶＣは、ＯＲ回路１
８は「１」となり、トランジスター７は遮断状態となり
、第４図の回路動作は第１図の回路動作と同じになる。
号が堪子１および２に加えられると時間Ｔ １ ｒＴ３
＊Ｔ Ｓにおいては、トランジスタ３．４は遮断状態
となる。この時、ＰＮＰ）ランジスタはユニポーラ信号
Ｕ１およびＵ２ｔ−人力とするＯＲ回路１８により飽和
状態となる。すなわち時間Ｔ１゜Ｔ３．Ｔ、においては
、ユニポーラ信号Ｕ１およびＵ２はともにｒＯＪとなる
ため、ＯＲ回路１８も「０」となり、トランジスター７
のベース電流を引くためトランジスター７は飽和状態と
なる。また、時間Ｔ２およびＴ４時ＶＣは、ＯＲ回路１
８は「１」となり、トランジスター７は遮断状態となり
、第４図の回路動作は第１図の回路動作と同じになる。
トランジスター７が飽和状態の時、伝送路９からトラン
ス８を見込んだインピーダンスＲＯＦＦは、トランジス
ター７の飽和抵抗を無視しトランス８を理想トランスと
すると、（３）式で示される。
ス８を見込んだインピーダンスＲＯＦＦは、トランジス
ター７の飽和抵抗を無視しトランス８を理想トランスと
すると、（３）式で示される。
Ｒｏｒｙ ”（２Ｒｔ ＋Ｒｚ Ｘ ） （
３１但し、Ｒ１はインピーダンス素子５．６の抵抗値、
ル３はインピーダンス素子１６の抵抗値、ｎはトランス
１次側の中点と片端との巻数を１とした時の２次側の巻
数である。ＲＯＦＦを伝送路の特性インピーダンスＲ，
と一致させるための条件は、（３）式で”ＯＦＦ”ＲＯ
とおき（２）式を代入することによシ（４）式のように
得られる。
３１但し、Ｒ１はインピーダンス素子５．６の抵抗値、
ル３はインピーダンス素子１６の抵抗値、ｎはトランス
１次側の中点と片端との巻数を１とした時の２次側の巻
数である。ＲＯＦＦを伝送路の特性インピーダンスＲ，
と一致させるための条件は、（３）式で”ＯＦＦ”ＲＯ
とおき（２）式を代入することによシ（４）式のように
得られる。
この（４）式から明らか・なように、Ｒ１およびＲ２が
（２）式および（４）式に示す値の時、伝送路９からト
ランス８を見込んだインビー・ダンス（・１ｈらゆる時
間においてもＲｏとなシ、伝送路９の０曲インピーダン
スと整合がとれる。
（２）式および（４）式に示す値の時、伝送路９からト
ランス８を見込んだインビー・ダンス（・１ｈらゆる時
間においてもＲｏとなシ、伝送路９の０曲インピーダン
スと整合がとれる。
また、トランジスタ３又は４が飽和状態の時、すなわち
第２図におけるＴ！＋Ｔ４時は電源電防りが電源７から
トランス８を経てＮＰＮＩランジスタ３又ｆ′ｉ４に流
れ込みｌ力を消費するが、ＮＰＮトランジスタ３．４と
もに遮断状態となるＴ１＋Ｔ３ｔＴ、においては電源７
から電流が流出せず、電力を消費しない。このため無信
号時やマーク率が低′ い場合５本回路の消費電力は
わずかで済むという特長を持つ。この特長によシ本回路
を集積回路化した場合低消費電力となり、その発熱も少
なくなるため毘信頼度が得られる。
第２図におけるＴ！＋Ｔ４時は電源電防りが電源７から
トランス８を経てＮＰＮＩランジスタ３又ｆ′ｉ４に流
れ込みｌ力を消費するが、ＮＰＮトランジスタ３．４と
もに遮断状態となるＴ１＋Ｔ３ｔＴ、においては電源７
から電流が流出せず、電力を消費しない。このため無信
号時やマーク率が低′ い場合５本回路の消費電力は
わずかで済むという特長を持つ。この特長によシ本回路
を集積回路化した場合低消費電力となり、その発熱も少
なくなるため毘信頼度が得られる。
！１図は従来の線路駆動回路の回路図、第２図は第１図
の巌路駆動回路の動作を示すタイミングチャート、第３
図は本発明の詳細な説明する回路図および第４図は本発
明の一実施例を示すｉｇｌ略図である。 第１図、第３図および第４図において、１，２・・・・
・・ユニポーラ信号入力端子、３，４・・・・・・ＮＰ
Ｎトランジスタ、５，６，１６・・・・・・抵抗、８・
・・・・・トランス、１７・・・・・・ＰＮＰ ）ラン
ジスタ、１８・・・・・・・・・ＯＲ回路。
の巌路駆動回路の動作を示すタイミングチャート、第３
図は本発明の詳細な説明する回路図および第４図は本発
明の一実施例を示すｉｇｌ略図である。 第１図、第３図および第４図において、１，２・・・・
・・ユニポーラ信号入力端子、３，４・・・・・・ＮＰ
Ｎトランジスタ、５，６，１６・・・・・・抵抗、８・
・・・・・トランス、１７・・・・・・ＰＮＰ ）ラン
ジスタ、１８・・・・・・・・・ＯＲ回路。
Claims (1)
- ユニポーラ信号によって導通状態となる一端が各々接地
された第１および第２のスイッチング素子と、前記第１
および第２のスイッチング素子の他端が接続され中点に
電源電圧が接続される１次巻線および線路に接続される
２次巻線を有するトランスと、前記第１のスイッチング
索子と前記第２のスイッチング素子との間に接続された
第３のスイッチング素子と、前記第１および第２のスイ
ッチング素子がともに非導通状態の時前記第３のスイッ
チング素子を導通させる手段とから構成されたことを％
徴とする線路駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8848382A JPS58205357A (ja) | 1982-05-25 | 1982-05-25 | 線路駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8848382A JPS58205357A (ja) | 1982-05-25 | 1982-05-25 | 線路駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58205357A true JPS58205357A (ja) | 1983-11-30 |
| JPH0414533B2 JPH0414533B2 (ja) | 1992-03-13 |
Family
ID=13944036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8848382A Granted JPS58205357A (ja) | 1982-05-25 | 1982-05-25 | 線路駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58205357A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4922249A (en) * | 1987-01-20 | 1990-05-01 | S. A. T. Societe Anonyme De Telecommunications | Binary-to-bipolar converter |
| JPH02192248A (ja) * | 1988-10-21 | 1990-07-30 | Nec Corp | 送信インタフェース回路 |
| EP0428975A2 (en) * | 1989-11-20 | 1991-05-29 | Fujitsu Limited | Constant voltage drive type driver circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911413A (ja) * | 1972-05-30 | 1974-01-31 | ||
| JPS5276209U (ja) * | 1975-12-04 | 1977-06-07 | ||
| JPS52115610A (en) * | 1976-03-25 | 1977-09-28 | Toshiba Corp | Signal transmission circuit |
| JPS5776958A (en) * | 1980-10-30 | 1982-05-14 | Fujitsu Ltd | Pulse signal transmission circuit |
-
1982
- 1982-05-25 JP JP8848382A patent/JPS58205357A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911413A (ja) * | 1972-05-30 | 1974-01-31 | ||
| JPS5276209U (ja) * | 1975-12-04 | 1977-06-07 | ||
| JPS52115610A (en) * | 1976-03-25 | 1977-09-28 | Toshiba Corp | Signal transmission circuit |
| JPS5776958A (en) * | 1980-10-30 | 1982-05-14 | Fujitsu Ltd | Pulse signal transmission circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4922249A (en) * | 1987-01-20 | 1990-05-01 | S. A. T. Societe Anonyme De Telecommunications | Binary-to-bipolar converter |
| JPH02192248A (ja) * | 1988-10-21 | 1990-07-30 | Nec Corp | 送信インタフェース回路 |
| EP0428975A2 (en) * | 1989-11-20 | 1991-05-29 | Fujitsu Limited | Constant voltage drive type driver circuit |
| US5517066A (en) * | 1989-11-20 | 1996-05-14 | Fujitsu Limited | Constant voltage drive type driver circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0414533B2 (ja) | 1992-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2998487A (en) | Transistor switching arrangements | |
| JPS58205357A (ja) | 線路駆動回路 | |
| US4012590A (en) | Circuit arrangement for two-wire full duplex data transmission | |
| JPS61245747A (ja) | バ−スト信号伝送用パルストランス駆動回路 | |
| JP2568677B2 (ja) | 不平衡型送信装置 | |
| US4006427A (en) | Automatic gain control circuit | |
| GB2089158A (en) | Negative resistance element | |
| JP2536311B2 (ja) | インタ−フェ−ス回路 | |
| JPS63194413A (ja) | パルス信号送出回路 | |
| EP0109705A1 (en) | Subscriber circuit for a telephone network | |
| JP2553693B2 (ja) | クランプ回路 | |
| JPS5926684Y2 (ja) | スイツチドライバレシ−バ回路 | |
| JPH046270Y2 (ja) | ||
| JPH0353614A (ja) | ラインドライバ回路 | |
| JPS6297453A (ja) | 信号入力回路 | |
| JPH0419868Y2 (ja) | ||
| SE435123B (sv) | Telekommunikationsterminal | |
| JPH0370390B2 (ja) | ||
| JPH0632972B2 (ja) | プリンタヘッド駆動回路 | |
| JPS599473Y2 (ja) | 平衡形直流バス回路 | |
| JPH0263212A (ja) | ラインドライバ回路 | |
| JPS61184909A (ja) | 信号処理回路 | |
| JPS63187810A (ja) | 試験信号発生回路 | |
| JPH0248818A (ja) | ラインドライバ回路 | |
| JPS59161156A (ja) | 信号送信回路 |