JPH0263212A - ラインドライバ回路 - Google Patents
ラインドライバ回路Info
- Publication number
- JPH0263212A JPH0263212A JP63165844A JP16584488A JPH0263212A JP H0263212 A JPH0263212 A JP H0263212A JP 63165844 A JP63165844 A JP 63165844A JP 16584488 A JP16584488 A JP 16584488A JP H0263212 A JPH0263212 A JP H0263212A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- switching elements
- switching element
- voltage
- line driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 8
- 230000000295 complement effect Effects 0.000 claims abstract description 7
- 238000004804 winding Methods 0.000 claims abstract description 7
- 230000006698 induction Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は伝送ケーブルにパルスを送出するラインドライ
バ回路に関するものである。
バ回路に関するものである。
従来のラインドライバ回路は、第１２図に示すように、
１個のスイッチング素子１と出カドランス２と抵抗３と
から構成されていた。なお、Ｔ１は電圧ＶＣＣの電源が
供給される電源端子、１ａはスイッチング素子１のトラ
ンス側接点である。
１個のスイッチング素子１と出カドランス２と抵抗３と
から構成されていた。なお、Ｔ１は電圧ＶＣＣの電源が
供給される電源端子、１ａはスイッチング素子１のトラ
ンス側接点である。
上述した従来の回路においては、出力インピーダンスが
伝送ケーブルの特性インピーダンスと整合しておらず、
また、スイッチング素子ｌは、第１３図にトランス側接
点１ａの電圧波形として示すように、スイッチング時間
がオフとオンとで異なるため、パルス幅がオンの時とオ
フの時とで異なるという欠点があった。
伝送ケーブルの特性インピーダンスと整合しておらず、
また、スイッチング素子ｌは、第１３図にトランス側接
点１ａの電圧波形として示すように、スイッチング時間
がオフとオンとで異なるため、パルス幅がオンの時とオ
フの時とで異なるという欠点があった。
このような欠点を除去するために本発明によるラインド
ライバ回路は、片側が接地され相補にオンオフする２個
のスイッチング素子と、このスイッチング素子に接続さ
れ巻数比が２ｎ対１の信号合成用トランスと、このトラ
ンスの一次側巻線の中点タップと電源との間に接続され
抵抗値が伝送ケーブルの特性インピーダンスの略ｎ８倍
の整合用抵抗とを設けるようにしたものである。
ライバ回路は、片側が接地され相補にオンオフする２個
のスイッチング素子と、このスイッチング素子に接続さ
れ巻数比が２ｎ対１の信号合成用トランスと、このトラ
ンスの一次側巻線の中点タップと電源との間に接続され
抵抗値が伝送ケーブルの特性インピーダンスの略ｎ８倍
の整合用抵抗とを設けるようにしたものである。
本発明によるラインドライバ回路においては、伝送ケー
ブルとの整合が図られ、送出パルスのパルス幅がオンの
時とオフの時とで等しくなる。
ブルとの整合が図られ、送出パルスのパルス幅がオンの
時とオフの時とで等しくなる。
第１図は本発明によるラインドライバ回路の一実施例を
示す回路図で、４および５はスイッチング素子、４ａお
よび５ａはスイッチング素子４および５のトランス側接
点、６は信号合成用トランス、７は整合用抵抗、Ｔ１は
電圧ＶＣＣの電源が供給される電源端子である。第１図
においては、片側が接地された２個のスイッチング素４
，５に巻数比が２ｎ：１の信号合成用トランス６が接続
され、トランス６の一次側巻線の中点タップと電源端子
Ｔ１との間に抵抗値が略ｎ４ｚ、（ｚａは伝送ケーブル
の特性インピーダンス）の整合用抵抗４が接続されてい
る。
示す回路図で、４および５はスイッチング素子、４ａお
よび５ａはスイッチング素子４および５のトランス側接
点、６は信号合成用トランス、７は整合用抵抗、Ｔ１は
電圧ＶＣＣの電源が供給される電源端子である。第１図
においては、片側が接地された２個のスイッチング素４
，５に巻数比が２ｎ：１の信号合成用トランス６が接続
され、トランス６の一次側巻線の中点タップと電源端子
Ｔ１との間に抵抗値が略ｎ４ｚ、（ｚａは伝送ケーブル
の特性インピーダンス）の整合用抵抗４が接続されてい
る。
次に、第１図の回路の動作について、第２図を用いて説
明する。第２図（ｊｌ）はスイッチング素子４５の接点
４ａ、５ａにおける電圧波形を示し、第２図（ｂ）はト
ランス６の出力電圧波形を示す、スイッチング素子４．
５は相補にオンオフするように動作させる。オンしてい
るスイッチング素子とトランス６と整合用抵抗４とを通
して電流が流れ、トランス６の一次側中点タツブの電圧
は■。、／２になり、オンしているスイッチング素子の
電圧はＯボルトとなり、オフしている方のスイッチング
素子の電圧は励起されてＶＣＣとなる。この時の波形が
第２図（ａｌの波形である。トランス６の二次側には第
２図（ｂ）に示すような振幅Ｖｃｃ／ｎのパルス信号が
発生し、伝送ケーブルに送出される。
明する。第２図（ｊｌ）はスイッチング素子４５の接点
４ａ、５ａにおける電圧波形を示し、第２図（ｂ）はト
ランス６の出力電圧波形を示す、スイッチング素子４．
５は相補にオンオフするように動作させる。オンしてい
るスイッチング素子とトランス６と整合用抵抗４とを通
して電流が流れ、トランス６の一次側中点タツブの電圧
は■。、／２になり、オンしているスイッチング素子の
電圧はＯボルトとなり、オフしている方のスイッチング
素子の電圧は励起されてＶＣＣとなる。この時の波形が
第２図（ａｌの波形である。トランス６の二次側には第
２図（ｂ）に示すような振幅Ｖｃｃ／ｎのパルス信号が
発生し、伝送ケーブルに送出される。
第３図は本発明によるラインドライバ回路の第２の実施
例を示す回路図であり、スイッチング素子４．５の代わ
りにトランジスタ８．９を使用したものである。抵抗１
０〜１３はトランジスタのバイアスを定めるもので、各
トランジスタ８．９には第４図に示すような電圧波形の
信号が入力される。
例を示す回路図であり、スイッチング素子４．５の代わ
りにトランジスタ８．９を使用したものである。抵抗１
０〜１３はトランジスタのバイアスを定めるもので、各
トランジスタ８．９には第４図に示すような電圧波形の
信号が入力される。
第５図は本発明によるラインドライバ回路の第３の実施
例を示す。第１図と異なるところは、整合用抵抗２１．
２２がトランス６の一次側とスイッチング素子４，５と
の間に設けられた点であり、動作は第１図と第５図とで
ほぼ同様であるが、トランス６のオンしている方の一次
側巻線の電圧（オンしているスイッチング素子４または
５と接続された整合用抵抗２１または２２のトランス６
側の電圧、以下「−次側オン電圧」という）が整合用抵
抗２１または２２のために異なる。即ち、オンしている
スイッチング素子のトランス側接点４ａまたは５ａの電
圧は０ボルトであるが、−次側オン電圧はＶｃｃ／２と
なり、トランス６のオフしている方の一次側巻線の電圧
（オフしているスイッチング素子４または５と接続され
た整合用抵抗２１または２２のトランス６側の電圧、以
下「−次側オフ電圧」という）は励起され、３ Ｖ ｃ
ｃ／ ２となる。これを第７図（ａ）に示す。−次側オ
フ電圧は３Ｖｃｃ／２、−次側オン電圧はＶｅｅ／２で
あるので、トランス６の出力電圧は第７９伽）に示すよ
うに第２図（ｂｌと同様のＶｃｃ／ｎとなる。
例を示す。第１図と異なるところは、整合用抵抗２１．
２２がトランス６の一次側とスイッチング素子４，５と
の間に設けられた点であり、動作は第１図と第５図とで
ほぼ同様であるが、トランス６のオンしている方の一次
側巻線の電圧（オンしているスイッチング素子４または
５と接続された整合用抵抗２１または２２のトランス６
側の電圧、以下「−次側オン電圧」という）が整合用抵
抗２１または２２のために異なる。即ち、オンしている
スイッチング素子のトランス側接点４ａまたは５ａの電
圧は０ボルトであるが、−次側オン電圧はＶｃｃ／２と
なり、トランス６のオフしている方の一次側巻線の電圧
（オフしているスイッチング素子４または５と接続され
た整合用抵抗２１または２２のトランス６側の電圧、以
下「−次側オフ電圧」という）は励起され、３ Ｖ ｃ
ｃ／ ２となる。これを第７図（ａ）に示す。−次側オ
フ電圧は３Ｖｃｃ／２、−次側オン電圧はＶｅｅ／２で
あるので、トランス６の出力電圧は第７９伽）に示すよ
うに第２図（ｂｌと同様のＶｃｃ／ｎとなる。
第６図は本発明によるラインドライバ回路の第４の実施
例を示す、第３図と異なるところは、整合用抵抗２１．
２２がトランス６の一次側とトランジスタ８，９との間
に設けられた点である。第６図の回路の動作は第５図の
回路と同様である。
例を示す、第３図と異なるところは、整合用抵抗２１．
２２がトランス６の一次側とトランジスタ８，９との間
に設けられた点である。第６図の回路の動作は第５図の
回路と同様である。
第８図は本発明によるラインドライバ回路の第５の実施
例を示す回路図である０本実施例は、片方の端子が接地
され、相補にオンオフする２個のスイッチング素子４．
５と、このスイッチング素子４，５に接続された巻数比
が２ｎ：１（−次側二二次側）のトランス６と、このト
ランス６の一次側巻線の中点タップと電源間に接続され
た抵抗値Ｒ１の抵抗２３と、トランス６の２つの巻線端
子と中点タップ間に接続された抵抗値がＲ２の２つの抵
抗２４．２５とにより構成され、抵抗値と巻数比の関係
がＲ１＃Ｒ２／ ２ ＝ｎ”Ｚｏとなっている。ここで
、Ｒ１＃Ｒ２／２は抵抗値Ｒ１の抵抗と抵抗値Ｒ２／２
の欧筑とを並列に接続したときの抵抗値であり、Ｚ、は
伝送ケーブルの特性インピーダンスである。
例を示す回路図である０本実施例は、片方の端子が接地
され、相補にオンオフする２個のスイッチング素子４．
５と、このスイッチング素子４，５に接続された巻数比
が２ｎ：１（−次側二二次側）のトランス６と、このト
ランス６の一次側巻線の中点タップと電源間に接続され
た抵抗値Ｒ１の抵抗２３と、トランス６の２つの巻線端
子と中点タップ間に接続された抵抗値がＲ２の２つの抵
抗２４．２５とにより構成され、抵抗値と巻数比の関係
がＲ１＃Ｒ２／ ２ ＝ｎ”Ｚｏとなっている。ここで
、Ｒ１＃Ｒ２／２は抵抗値Ｒ１の抵抗と抵抗値Ｒ２／２
の欧筑とを並列に接続したときの抵抗値であり、Ｚ、は
伝送ケーブルの特性インピーダンスである。
第９図は本発明によるラインドライバ回路の第６の実施
例を示す回路図である。本実施例は、スイツチング素子
としてｎｐｎトランジスタを用いたものである。第９図
において、６は巻数比が２ｎ：１ （−次側８二次側）
のトランス、８，９は相補的にオンオフするｎｐｎ）ラ
ンジスタ、２３は電源とトランス中点間に接続された抵
抗値Ｒ１の抵抗、２４．２５はトランス−次側の２つの
巻線端子と中点タップ間に接続された抵抗値Ｒ２の抵抗
である。抵抗値と巻数比は、第８図の場合と同様に、Ｒ
１〃Ｒ２／ ２ ＝ ｎ ” Ｚ ｏの関係である。
例を示す回路図である。本実施例は、スイツチング素子
としてｎｐｎトランジスタを用いたものである。第９図
において、６は巻数比が２ｎ：１ （−次側８二次側）
のトランス、８，９は相補的にオンオフするｎｐｎ）ラ
ンジスタ、２３は電源とトランス中点間に接続された抵
抗値Ｒ１の抵抗、２４．２５はトランス−次側の２つの
巻線端子と中点タップ間に接続された抵抗値Ｒ２の抵抗
である。抵抗値と巻数比は、第８図の場合と同様に、Ｒ
１〃Ｒ２／ ２ ＝ ｎ ” Ｚ ｏの関係である。
次に動作について説明するが、第８図の回路の動作と第
９図の回路の動作は同様の動作であるので、・第９図の
場合について説明する。第９図の回路の各部における信
号波形を第１０図に示す、スイッチング素子としてのト
ランジスタ８．９に第１０図（ａ）、 （ｂ）に示すよ
うな信号が入力された場合、トランジスタ８．９の電荷
蓄積効果により本来は第９図の節点Ｎｌ、Ｎ２の信号波
形は第１０図（Ｃ１、（ｄ）に破線で示すようになるが
、実際にはトランス６の一次側への励起電圧が発生する
ために実線のような立上りの急峻な波形を得ることがで
き、線路を駆動する電圧波形も、第１０図（１３）に信
号Ｃとして示すように、立上り、立下りの時間の揃った
安定な波形を得ることができる。また、抵抗２３．２４
．２５とトランス６の巻数比とにより、出力インピーダ
ンスをケーブルの特性インピーダンスＺ０に合わせ、か
つ出力振幅を調整できる。
９図の回路の動作は同様の動作であるので、・第９図の
場合について説明する。第９図の回路の各部における信
号波形を第１０図に示す、スイッチング素子としてのト
ランジスタ８．９に第１０図（ａ）、 （ｂ）に示すよ
うな信号が入力された場合、トランジスタ８．９の電荷
蓄積効果により本来は第９図の節点Ｎｌ、Ｎ２の信号波
形は第１０図（Ｃ１、（ｄ）に破線で示すようになるが
、実際にはトランス６の一次側への励起電圧が発生する
ために実線のような立上りの急峻な波形を得ることがで
き、線路を駆動する電圧波形も、第１０図（１３）に信
号Ｃとして示すように、立上り、立下りの時間の揃った
安定な波形を得ることができる。また、抵抗２３．２４
．２５とトランス６の巻数比とにより、出力インピーダ
ンスをケーブルの特性インピーダンスＺ０に合わせ、か
つ出力振幅を調整できる。
出力インピーダンスｚ０（Ω）、出力振幅Ｖｃｃ（ＶＰ
Ｐ、ピークからピークまでの電圧）、電源電圧ｖ ｃｃ
ｓ巻数比ｎ＝１、Ｒ１−２２６、Ｒ２−４２゜の場合を
第７の実施例として第１１図に示す。
Ｐ、ピークからピークまでの電圧）、電源電圧ｖ ｃｃ
ｓ巻数比ｎ＝１、Ｒ１−２２６、Ｒ２−４２゜の場合を
第７の実施例として第１１図に示す。
以上説明したように本発明によるラインドライバ回路は
、片側が接地され相補にオンオフする２個のスイッチン
グ素子と、このスイッチング素子に接続された２ｎ対１
巻数比の信号合成用トランスと、抵抗値が伝送ケーブル
の特性インピーダンスの略ｎ２倍の整合用抵抗とを設け
たことにより、相補にオンオフする２個のスイッチング
素子によりスイッチング時間の違いが相殺されるので、
パルス幅がオンの時とオフの時とで等しくなり、また、
整合用抵抗および信号合成用トランジスタの巻数比によ
り出力レベルを調整でき且つ出力インピーダンスを伝送
ケーブルの特性インピーダンスに整合させることができ
る効果がある。
、片側が接地され相補にオンオフする２個のスイッチン
グ素子と、このスイッチング素子に接続された２ｎ対１
巻数比の信号合成用トランスと、抵抗値が伝送ケーブル
の特性インピーダンスの略ｎ２倍の整合用抵抗とを設け
たことにより、相補にオンオフする２個のスイッチング
素子によりスイッチング時間の違いが相殺されるので、
パルス幅がオンの時とオフの時とで等しくなり、また、
整合用抵抗および信号合成用トランジスタの巻数比によ
り出力レベルを調整でき且つ出力インピーダンスを伝送
ケーブルの特性インピーダンスに整合させることができ
る効果がある。
【図面の簡単な説明】
第１図は本発明によるラインドライバ回路の第１の実施
例を示す回路図、第２図はその動作を説明するための波
形図、第３図は本発明によるラインドライバ回路の第２
の実施例を示す回路図、第４図はその入力電圧波形を示
す波形図、第５図および第６図は本発明による第３およ
び第４の実施例を示す回路図、第７図は第３および第４
の実施例の動作を説明するための波形図、第８図および
第９図は第５および第６の実施例を示す回路図、第１０
図は第９図の回路の動作を説明するためのタイムチャー
ト、第１１図は第７の実施例を示す回路図、第１２図は
従来のラインドライバ回路を示す回路図、第１３図はそ
の動作を説明するための波形図である。 ４．５・・・スイッチング素子、４ａ、５ａ・・・トラ
ンス側接点、６・・・信号合成用トランス、７・・・整
合用抵抗、８．９・・・トランジスタ、１０〜１３・・
・抵抗。 特許゛出願人
例を示す回路図、第２図はその動作を説明するための波
形図、第３図は本発明によるラインドライバ回路の第２
の実施例を示す回路図、第４図はその入力電圧波形を示
す波形図、第５図および第６図は本発明による第３およ
び第４の実施例を示す回路図、第７図は第３および第４
の実施例の動作を説明するための波形図、第８図および
第９図は第５および第６の実施例を示す回路図、第１０
図は第９図の回路の動作を説明するためのタイムチャー
ト、第１１図は第７の実施例を示す回路図、第１２図は
従来のラインドライバ回路を示す回路図、第１３図はそ
の動作を説明するための波形図である。 ４．５・・・スイッチング素子、４ａ、５ａ・・・トラ
ンス側接点、６・・・信号合成用トランス、７・・・整
合用抵抗、８．９・・・トランジスタ、１０〜１３・・
・抵抗。 特許゛出願人
Claims (1)
- 伝送ケーブルにパルス信号を送出するラインドライバ回
路において、片側が接地され、相補にオンオフする２個
のスイッチング素子と、このスイッチング素子に接続さ
れ、巻数比が２ｎ対１の信号合成用トランスと、このト
ランスの一次側巻線の中点タップと電源との間に接続さ
れ、抵抗値が前記伝送ケーブルの特性インピーダンスの
略ｎ＾２倍の整合用抵抗とから成るラインドライバ回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165844A JPH0263212A (ja) | 1988-05-24 | 1988-07-05 | ラインドライバ回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-124865 | 1988-05-24 | ||
| JP12486588 | 1988-05-24 | ||
| JP63165844A JPH0263212A (ja) | 1988-05-24 | 1988-07-05 | ラインドライバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263212A true JPH0263212A (ja) | 1990-03-02 |
Family
ID=26461434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63165844A Pending JPH0263212A (ja) | 1988-05-24 | 1988-07-05 | ラインドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263212A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0665997B1 (en) * | 1992-10-26 | 1999-04-21 | Nokia Telecommunications Oy | Line driver circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5980024A (ja) * | 1982-10-30 | 1984-05-09 | Pioneer Electronic Corp | インタ−フエ−ス回路 |
-
1988
- 1988-07-05 JP JP63165844A patent/JPH0263212A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5980024A (ja) * | 1982-10-30 | 1984-05-09 | Pioneer Electronic Corp | インタ−フエ−ス回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0665997B1 (en) * | 1992-10-26 | 1999-04-21 | Nokia Telecommunications Oy | Line driver circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898326A (en) | Signal transmission cable driver apparatus without a peaking coil | |
| KR100943865B1 (ko) | 용량성 장벽을 갖는 분리 인터페이스 및 그 분리인터페이스에 의해 신호를 전송하기 위한 방법 | |
| EP0547814B1 (en) | Balanced line driver for local area networks or the like | |
| US8023671B2 (en) | Piezoelectric buzzer driving circuit | |
| KR100386929B1 (ko) | 일반적인송신기장치 | |
| US20050036247A1 (en) | PCB trace coupling system for providing high voltage isolation | |
| JPH0263212A (ja) | ラインドライバ回路 | |
| US5084632A (en) | Asymmetrical signal generator circuit | |
| US3970868A (en) | Phase comparator | |
| JPH0248818A (ja) | ラインドライバ回路 | |
| EP0436771B1 (en) | Unbalanced transmitter and receiver for bipolar signals | |
| JPH0714141B2 (ja) | パルス発生器 | |
| TWI288529B (en) | Universal output driver | |
| JP3469456B2 (ja) | スイッチング素子の駆動回路 | |
| JPS58205357A (ja) | 線路駆動回路 | |
| JPH0648990Y2 (ja) | トリガ信号発生回路 | |
| JPH0250544A (ja) | ラインドライブ回路 | |
| JPH08107325A (ja) | ディジタル伝送送信回路 | |
| JPH0370390B2 (ja) | ||
| JP3509323B2 (ja) | フォトカプラ駆動回路 | |
| JP3249368B2 (ja) | アラーム音出力回路 | |
| JPH05152662A (ja) | 半導体発光素子駆動回路 | |
| JPS63187810A (ja) | 試験信号発生回路 | |
| JPH0646117Y2 (ja) | デ−タ送信回路 | |
| US20050012519A1 (en) | Methods and apparatus for active termination of high-frequency signals |