KR100943865B1 - 용량성 장벽을 갖는 분리 인터페이스 및 그 분리인터페이스에 의해 신호를 전송하기 위한 방법 - Google Patents

용량성 장벽을 갖는 분리 인터페이스 및 그 분리인터페이스에 의해 신호를 전송하기 위한 방법 Download PDF

Info

Publication number
KR100943865B1
KR100943865B1 KR1020057012635A KR20057012635A KR100943865B1 KR 100943865 B1 KR100943865 B1 KR 100943865B1 KR 1020057012635 A KR1020057012635 A KR 1020057012635A KR 20057012635 A KR20057012635 A KR 20057012635A KR 100943865 B1 KR100943865 B1 KR 100943865B1
Authority
KR
South Korea
Prior art keywords
signal
output
circuit
input
logic
Prior art date
Application number
KR1020057012635A
Other languages
English (en)
Other versions
KR20050097932A (ko
Inventor
빈코 쿤츠
안드레이 보도피베츠
Original Assignee
빈코 쿤츠
안드레이 보도피베츠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈코 쿤츠, 안드레이 보도피베츠 filed Critical 빈코 쿤츠
Publication of KR20050097932A publication Critical patent/KR20050097932A/ko
Application granted granted Critical
Publication of KR100943865B1 publication Critical patent/KR100943865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)
  • Networks Using Active Elements (AREA)

Abstract

용량성 장벽을 갖는 분리 인터페이스를 통한 신호의 전송이 수행되어, 그 인터페이스의 입력 회로에서, 적절한 시상수를 갖는 적분에 의해, 전송 입력 신호 (Ui) 의 신호 복제물 (U1o±) 의 에지의 경사율이 조정되며, 상기 신호 복제물은 적절한 미분 유닛에서 미분되며, 여기에서, 이들 미분 유닛의 시상수는 신호 복제물의 상승 및 하강 시간보다 더 짧으며, 1 나노초 또는 그 이하의 크기인 것이 바람직하다. 따라서, 용량성 장벽의 출력측 상의 회로에서, 전압 비교기들의 전면에 증폭기가 불필요하며, 이것은 펄스폭이 매우 정확하게 유지될 수 있게 한다. 데이터 전송은, 입력 및 출력 회로에 대한 전압 공급원들 간의 전위차의 10kV/㎲ 의 크기에서의 신속한 변동에 대한 내성을 가진다. 본 발명에 의해, 100MHz 의 주파수까지의 디지털 데이터 전송이 가능해진다.
용량성 장벽, 분리 인터페이스

Description

용량성 장벽을 갖는 분리 인터페이스 및 그 분리 인터페이스에 의해 신호를 전송하기 위한 방법{ISOLATION INTERFACE WITH CAPACITIVE BARRIER AND METHOD FOR TRANSMITTING A SIGNAL BY MEANS OF SUCH ISOLATION INTERFACE}
본 발명은, 용량성 장벽의 입력단에서, 서로 상보적이며 전송 입력 신호의 복제물인 제 1 및 제 2 논리 출력 신호에 대한 차동 출력부를 갖는 입력회로, 및 그 제 1 및 제 2 논리 신호에 대해 각각 제 1 및 제 2 장벽 캐패시터를 포함하고, 용량성 장벽의 출력단에서, 용량성 장벽을 거쳐서 전송되는 제 1 및 제 2 논리 신호에 대한 입력부를 가지며 제 1 및 제 2 전압 비교기를 포함하는 출력 회로를 포함하는, 용량성 장벽을 갖는 분리 인터페이스 (isolation interface) 에 관한 것이다. 또한, 본 발명은 그러한 분리 인터페이스에 의해 신호를 전송하기 위한 방법에 관한 것이다.
분리 인터페이스는, 별도의 공급 전압원을 갖는 2 개 또는 수개의 회로들 사이에서, 통상 디지털 형태로 데이터 전송을 가능하게 한다. 이들 회로는 공통의 대량 커넥션을 갖지 않기 때문에, 그들 사이에서 전압차가 발생하는데, 이 전압차는 수 킬로볼트의 값에 이를 수도 있으며, 매우 신속하게 변할 수도 있어서, 그 전압차 변화율이 10kV/㎲ 의 크기 (order of magnitude) 에 이른다.
분리 인터페이스에서, 회로들 간의 과도 (transient) 전류는 상이한 물리적인 원리에 기초하는 수단에 의해 억제된다.
가장 일반적인 것은 광학 분리 인터페이스이다. 입력 회로 발광 다이오드는, 전기 신호를, 출력 바이폴라 트랜지스터에 의해 전기 신호로 다시 변환되는 광 펄스로 변환한다. 고가의 범위를 제외하고, 광학 분리 인터페이스는 수 메가헤르쯔의 레벨에 대해 비교적 낮은 데이터 전송률만을 가능하게 하고, 그 엘리먼트의 전류 소비는 다소 높다.
자성 루프와 자계 센서 사이의 자성 커플링을 갖는 인터페이스에 의해 신속한 수용이 얻어졌다. 자성 유닛은 집적 회로에 대한 단일 기판 상에 제작되는 것이 바람직할 수 있으며, 자성 루프는, 실리콘 산화물을 통해, 다른 전압 공급원에 접속되는 엘리먼트로부터 분리된 도전성 트랙이며, 자계 센서는 자기-저항기 (magneto-resistor) 이다. 최대 50MHz 의 속도로 데이터 전송이 가능하게 된다. 적절하게 구성될 경우, 그 전류 소비는 광학 분리 인터페이스의 전류 소비보다 적다. 그러나, 자기-저항기는 요구 단계 및 고가의 기술 단계에서 집적회로에 부가되기 때문에, 비교적 대규모적인 기술에 따라 제작된다.
또한, 용량성 커플링을 이용하는 공지의 분리 인터페이스가 존재한다. 기본 실시형태에서, 입력 회로 (A1') 의, 전송 입력 신호 (Ui) 의 복제물인 2 개의 반대-동위상 디지털 출력 신호 (U1o±) 는 각 장벽 캐패시터 (C'±) 의 제 1 플레이트로 안내된다 (도 1). 그 캐패시터의 제 2 플레이트로부터, 디지털 입력 신호 (U2i±) 가 출력 회로 (A2') 로 안내되며, 그 출력 회로 (A2') 의 출력부에서, 전송 출력 신호 (Uout) 가 나타난다. 입력 회로 (A1') 에 대한 공급 전압원의 하이 (high) 및 로우 (low) 전위는 각각 U1+ 및 U1- 이며, 출력 회로 (A2') 에 대해서는 각각 U2+ 및 U2- 이다. 각 장벽 캐패시터 (C'±) 의 제 2 플레이트는 저항기 (R'±) 뿐 아니라 캐패시터 (C''±) 를 경유하며, 그 커넥션 각각은 출력 회로 (A2') 에 대한 공급 전압원의 공통 전위에 접속되는 전압 분배기를 나타내는데, 즉, 제 1 커넥션은 시변 신호용이며, 제 2 커넥션은 직접 (direct) 전압 신호용이다. 상기 공통 전위에 관한 입력 신호 전압 (Ui) 의 시간 전개는 도 2 의 제 1 윈도우에 도시되어 있는데, t=90㎱ 에서, 캐패시터 (C'+ 및 C'-) 에 대한 전압에서 발생되는, 제 1 회로 (A1') 용 공급원과 제 2 회로 (A2') 용 공급원 간의 전위차가 증가하기 시작하여 50V 레벨에 도달했다. 도 2 의 제 2 및 제 3 윈도우에서의 실선 (full line) 및 점선에 의해, 반대-동위상 디지털 신호 (U1o± 및 U2i±) 의 시간 전개가 도시되어 있다. 그러나, 도 2 의 제 4 윈도우에는, 전송 출력 신호 (Uout) 가 도시되어 있으며, 그 주파수는 입력 신호 (Ui) 의 주파수와 동일하다. 직접 및 저주파수 전위차는 오직 캐패시터 (C'+ 및 C'-) 의 브레이크-다운 (break-down) 세기에 의한 크기로 제한된다. 저항기 (R'±) 는, 크기에 대하여, 저주파수에서도, 입력 신호 (U2i±) 가 회로 (A2') 내의 전압 비교기에 대한 허용 입력 전압의 범위 내에 항상 있음을 보장한다. 그러나, 다수의 애플리케이션에서, 설명된 인터페이스는 또한 제 1 회로 (A1') 의 공급원과 제 2 회로 (A2') 의 공급원 간의 전위차의 신속한 변동 하에서 기능해야 한다. 고 주파수 신호 (U2i±) 의 필요한 강하는 캐패시터들 (C'+, C''+ 및 C'-, C''-) 의 캐패시턴스의 적절한 비율에 의해 각각 달성된다. 이 비율은, 설명된 인터페이스가 전압 비교기에 대하여 2V 의 허용 입력 전압에서 1kV 의 전압차를 관리해야 하면, 1:500 이어야 한다. 그러나, 그 비율은 또한 회로 (A2') 에 대한 입력부에서의 입력 신호 (Ui) 의 신호 복제물 (U2i±) 의 진폭을 오직 수 밀리볼트로 강하시킨다. 이에 따라, 신호 진폭이 전압 비교기의 특성 오프셋 전압의 범위에 이미 있기 때문에, 신호 전송률은 지연되거나 불가능하게 된다. 따라서, 설명된 인터페이스에 의해, 2 개의 공급원 간의 전위차의 신속한 변동에 대한 둔감도가 보장되면, 동시에 가장 신속한 가능 데이터 전송을 보장하는 것은 불가능하다.
미국특허 제 4,835,486 호에는, 1.5MHz 의 주파수까지의 디지털 신호 전송용으로 적합한 용량성 커플링이 제공된 인터페이스가 실제로 개시되어 있다. 그러나, 용량성 장벽에서 미분 유닛이 사용되며, 미분 유닛의 시상수 (time constant) 는 9㎱ 이다. 이에 따라, 용량성 장벽 전면의 제 1 회로의 출력부에서의 신호 복제물의 변동의 특성 시간보다 그 시상수가 더 길기 때문에, 그 신호 복제물의 진폭은 용량성 장벽 후면의 회로의 입력부에서의 다이오드 리미터 (limiter) 에 의해 제한되어야 한다. 또한, 용량성 장벽 후면의 회로에서의 입력 증폭기는 신호쌍을 하나의 단일 신호로 변환시킨다. 이에 따라, 증폭기 출력 신호 변동에서의 완전 대칭성이 결코 제공될 수 없기 때문에, 펄스폭이 추가적으로 왜곡된다.
용량성 커플링을 갖는 분리 인터페이스에는, 용량성 장벽 때문에 불변-정시 (non-varying-in-time) 정보가 전송될 수 없다는 제한이 내재한다. 따라서, 스위칭-온 (switching-on) 이후, 또는 용량성 장벽의 입력단에서의 회로의 출력 신호 의 변화가 장기간 발생하지 않을 때, 용량성 장벽의 출력단에서의 회로의 출력 신호의 논리 상태에서의 제 1 변화 이후에, 용량성 장벽의 출력단에서의 신호는 정확한 (right) 논리 상태, 즉, 상기 출력 신호의 논리 상태로 변환된다.
따라서, 본 발명에 의해 해결될 수 있는 기술적인 문제는, 용량성 장벽의 입력단 및 출력단에서의 회로들 사이에서도 초고속 데이터 전송이 가능하게 되는 용량성 장벽을 갖는 저가의 인터페이스 및 이러한 분리 인터페이스에 의해 신호를 전송하기 위한 방법을 찾는 것으로서,
입력단에서의 회로에서, 출력단에서의 회로에 대한 가장 적절한 입력 신호인 신호를 형성하며,
그 전송은, 상기 입력 회로 및 출력 회로의 공급원 사이에서, 10kV/㎲ 의 범위에서도, 전위차의 매우 신속한 변동에 둔감하며,
동시에, 용량성 장벽을 갖는 분리 인터페이스가 완성되어,
수신 회로가 스위칭-온 직후에 정확한 논리 상태로 되고,
용량성 장벽의 입력단에서의 회로의 출력 신호의 변화가 장기간 발생하지 않을 경우에도 정확한 상태에 머무르도록 해야 한다.
상기의 기술적인 문제는 용량성 장벽을 갖는 분리 인터페이스에 의해 해결되며, 상기 용량성 장벽을 갖는 분리 인터페이스는,
- 용량성 장벽의 입력단에서, 전송 입력 신호의 복제물이며 서로 상보적인 제 1 논리 출력 신호 및 제 2 논리 출력 신호에 대해 각각 차동 출력부를 갖는 입력 회로,
- 각각 제 1 논리 신호 및 제 2 논리 신호에 대한 제 1 및 제 2 장벽 캐패시터,
- 용량성 장벽의 출력단에서, 각각 서로 상보적인 제 1 논리 입력 신호 및 제 2 논리 입력 신호에 대한 입력부를 가지며, 제 1 및 제 2 전압 비교기를 포함하는 출력 회로를 구비하며,
용량성 장벽을 갖는 본 발명의 분리 인터페이스는,
입력 회로에서, 제 1 적분 유닛 및 제 2 적분 유닛이 제공되며, 이를 통하여, 각각, 제 1 논리 출력 신호 및 제 2 논리 출력 신호가 통과하며, 그 시상수에 의해, 제 1 및 제 2 논리 출력 신호들의 에지 (edge) 의 경사율 또는 제 1 및 제 2 논리 출력 신호들의 상승 및 하강 시간이 조정되며,
한편으로 제 1 및 제 2 장벽 캐패시터의 출력 단자에, 그리고, 다른 한편으로 출력 회로의 공통 전위 단자에, 제 1 저항기 및 제 2 저항기가 각각 접속되어,
제 1 장벽 캐패시터 및 제 1 저항기로 이루어진 제 1 미분 유닛의 시상수, 및 제 2 장벽 캐패시터 및 제 2 저항기로 이루어진 제 2 미분 유닛의 시상수가, 전송 입력 신호의 복제물인 논리 출력 신호의 상승 및 하강 시간보다 더 짧아지게 되는 것을 특징으로 한다.
또한, 용량성 장벽을 갖는 본 발명의 분리 인터페이스는, 출력 회로의 제 1 논리 입력 신호 및 제 2 논리 입력 신호가 제 1 전압 비교기의 제 1 입력부 및 제 2 입력부 뿐 아니라 제 2 전압 비교기의 제 2 입력부 및 제 1 입력부에 각각 직접 안내되며, 제 1 전압 비교기의 출력부 및 제 2 전압 비교기의 출력부는 플립-플롭의 입력부에 접속되며, 그 출력부는 용량성 장벽을 갖는 분리 인터페이스의 출력부인 것을 특징으로 한다.
용량성 장벽을 갖는 본 발명의 분리 인터페이스가 완성되어, 용량성 장벽을 갖는 본 발명의 기본 분리 인터페이스의 입력부가 펄스폭 변조기의 제어 입력부에 접속되며, 그 제 2 입력부에는 정주파수 신호가 끊임없이 안내되며, 그 출력부는 보조 통신 채널을 통한 전송용으로 제공되는 보조 분리 인터페이스의 입력부에 접속되며, 용량성 장벽을 갖는 기본 분리 인터페이스의 출력부 및 보조 통신 채널을 통한 전송용의 보조 분리 인터페이스의 출력부는, 용량성 장벽을 갖는 기본 분리 인터페이스에 의해 전송되는 신호의 정확한 논리 상태에 대해 제공하는 판정 논리 회로의 입력부에 접속되며, 그 판정 논리 회로의 출력부는 용량성 장벽을 갖는 분리 인터페이스의 출력부이다.
또한, 용량성 장벽을 갖는 본 발명의 완성된 분리 인터페이스는, 용량성 장벽을 갖는 기본 분리 인터페이스의 개별 출력단 유닛들이 보조 통신 채널을 통한 전송용의 보조 분리 인터페이스의 출력부에서의 변조 신호의 존재에 의존하여 턴-온 또는 턴-오프되는 것을 특징으로 한다.
또한, 상기의 기술적인 문제는, 용량성 장벽을 갖는 분리 인터페이스를 통하여 신호를 전송하기 위한 방법에 의해 해결되며, 본 발명의 그 방법은, 용량성 장벽을 갖는 분리 인터페이스의 입력 회로에서, 적절한 시상수를 갖는 적분에 의해, 전송 입력 신호의 신호 복제물의 상승 및 하강 시간 또는 에지의 경사율이 조정되며, 상기 신호 복제물은 용량성 장벽의 제 1 미분 유닛 및 제 2 미분 유닛에서 각각 미분되며, 제 1 및 제 2 미분 유닛의 시상수는 전송 입력 신호의 신호 복제물의 상승 및 하강 시간보다 더 짧은 것을 특징으로 한다.
또한, 용량성 장벽을 갖는 분리 인터페이스를 통하여 신호를 전송하기 위한 본 발명의 방법은, 용량성 장벽의 미분 유닛에서 생성되는 유도물 (derivatives) 의 신호들이 용량성 장벽을 갖는 분리 인터페이스의 출력 회로에 포함되는 2 개의 전압 비교기에 직접 안내되는 것을 특징으로 한다.
용량성 장벽을 갖는 분리 인터페이스를 통하여 신호를 전송하기 위한 완성된 본 발명의 방법은, 용량성 장벽을 갖는 기본 분리 인터페이스를 통한 입력 신호의 전송에 더하여, 보조 통신 채널을 통한 전송용의 보조 분리 인터페이스를 통해 수행되는 전송 입력 신호에 의해 펄스폭 변조되는 정주파수 신호의 전송이 끊임없이 수행되며, 그 전송된 펄스폭 변조 신호의 변조에 관하여, 용량성 장벽을 갖는 분리 인터페이스에 의해 전송되는 출력 신호의 논리 상태가 조정되는 것을 특징으로 한다.
다음으로, 본 발명이 더 상세히 개시되며, 달성되는 다수의 이점들은, 도시된 첨부도면 및 그래프를 참조하여, 용량성 장벽을 갖는 분리 인터페이스, 및 신호를 전송하기 위한 상기 인터페이스에 의해 수행되는 방법의 실시형태를 설명함으로써 제공된다.
도 3 은 본 발명에 의해 완성되는 바와 같은 분리 인터페이스의 개략도이며, 여기서, 용량성 장벽을 갖는 본 발명의 기본 분리 인터페이스에는, 전송 신호의 논리 상태에 대한 정보를 전송하기 위하여, 입력 신호에 의해 변조되는 정주파수 신호를 전송하기 위한 보조 분리 인터페이스와 펄스폭 변조기가 접속된다.
도 4 는 출력 신호의 시간 전개뿐 아니라, 입력 신호의 시간 전개, 및 용량성 장벽을 갖는 본 발명의 분리 인터페이스에 의해 획득되는 바와 같은 입력 신호의 신호 복제물의 시간 전개이며, 상기 복제물은 미분 유닛의 전면에서 및 후면에서 1V/㎱ 의 경사율을 갖는 에지를 가진다.
도 5 는 12V/㎱ 의 경사율을 갖는 입력 신호 복제물을 가지며 도 4 에서와 동일한 신호의 시간 전개이다.
용량성 장벽을 갖는 본 발명의 기본 분리 인터페이스는 도 3 에서의 회로의 일부로서 간략한 형태로 도시되어 있다. 그것은 다음의 유닛들을 포함한다.
- 용량성 장벽의 입력단에서, 전송 입력 신호 (Ui) 의 복제물이며 서로 상보적인 제 1 및 제 2 논리 출력 신호 (U1o+ 및 U1o-) 에 대해 각각 차동 출력부를 갖는 입력 회로 (A1). 입력 회로 (A1) 에는, 제 1 적분 유닛 ((R1,C1)+) 및 제 2 적분 유닛 ((R1,C1)-) 이 제공되며, 이를 통하여, 제 1 논리 출력 신호 (U1o+) 및 제 2 논리 출력 신호 (U1o-) 가 각각 통과한다. 적분 유닛 ((R1,C1)±) 의 시상수에 의해, 신호 (U1o±) 의 에지의 경사율 또는 신호 (U1o±) 의 상승 및 하강시간이 조정된다.
- 제 1 장벽 캐패시터 (C+) 및 제 2 장벽 캐패시터 (C-) 를 수반하며, 여기에 제 1 논리 신호 (U1o+) 및 제 2 논리 신호 (U1o-) 가 안내되며, 한편으로 그 출력 단자에, 그리고, 다른 한편으로 출력 회로 (A2) 의 공통 전위 단자에, 제 1 저항기 (R+) 및 제 2 저항기 (R-) 가 각각 접속되어, 제 1 장벽 캐패시터 (C+) 및 제 1 저항기 (R+) 로 이루어진 제 1 미분 유닛 ((C+,R+)) 의 시상수, 및 제 2 장벽 캐패시터 (C-) 및 제 2 저항기 (R-) 로 이루어진 제 2 미분 유닛 ((C-,R-))의 시상수가 전송 입력 신호 (Ui) 의 복제물인 논리 출력 신호 (U1o+ 및 U1o-) 의 상승 및 하강 시간보다 더 짧아지게 된다. 따라서, 100MHz 까지의 주파수를 갖는 디지털 신호를 전송하기 위해 제안된 분리 인터페이스에서, 제 1 및 제 2 미분 회로의 시상수는 1㎱ 또는 그 이하의 크기이다. 제 1 미분 회로 ((C+,R+)) 에서, 신호 (U1o+) 는 신호 (U2i+) 로 변환되며, 제 2 미분 회로 ((C-,R-)) 에서, 신호 (U1o-) 는 신호 (U2i-) 로 변환된다. 또한, 신호들 (U2i±) 은 서로 상보적이다.
- 용량성 장벽의 출력단에서, 제 1 논리 입력 신호 (U2i+) 및 제 2 논리 입력 신호 (U2i-) 에 대해 각각 입력부를 갖는 출력 회로 (A2) 가 제공된다. 출력 회로 (A2) 는 제 1 전압 비교기 (Co+) 및 제 2 전압 비교기 (Co-) 를 포함한다.
입력 회로 (A1) 에 대한 공급 전압원의 하이 및 로우 전위는 U1± 이며, 출력 회로 (A2) 에 대해서는 U2± 이다.
본 발명에 의하면, 적분 유닛 ((R1,C1)±) 의 시상수는, 각각 제 1 및 제 2 미분 유닛의 시상수보다 더 길지만 1㎱ 또는 그 이하의 크기여야 하는 방식으로, 신호 (U1o±) 의 에지의 경사율 또는 신호 (U10±) 의 상승 및 하강 시간이 조정되도록 선택된다.
즉, 회로 (A1) 의 출력 신호 (U1o±) 의 에지의 경사율을 제어함으로써, 회로 (A2) 의 입력 신호 (U2i±) 의 진폭 및 시간 지속기간 (duration) 이 제어된다. 에지의 더 낮은 경사율, 예를 들어, 도 4 에서의 1V/㎱ 의 경사율을 갖는 신호 (U1o±) 로부터, 더 긴 시간 지속기간을 갖는 더 낮은 신호 (U2i±) 가 생긴다. 다른 방법으로, 더 가파른 에지, 예를 들어, 도 5 에서의 12V/㎱ 의 경사율을 갖는 신호 (U1o±) 로부터, 짧은 시간 지속기간을 갖는 더 높은 신호 (U2i±) 가 생긴다.
각각, 도 4 및 도 5 에서의 에지의 1V/㎱ 및 12V/㎱ 의 경사율에 대하여, 첫번째 2 개의 윈도우에는, 회로 (A1) 의 입력 신호 (Ui) 및 출력 신호 (U1o±) 의 시간 전개가 도시되어 있으며, 마지막 2 개의 윈도우에는, 회로 (A2) 의 입력 신호 (U2i±) 및 회로 (A2) 의 출력 신호 (Uout) 의 시간 전개가 도시되어 있다. t=90㎱ 에서, 제 1 회로 (A1) 의 공급원과 제 2 회로 (A2) 의 공급원 간의 전위차가 상승하기 시작하여 t=150㎱ 에서 50V 의 값에 도달하였다. 회로 (A2) 의 입력 신호 (U2i±; 제 3 윈도우 참조) 는, 신호 (U1o±) 의 에지의 1V/㎱ 의 경사율에 대하여 10㎱ 의 시간 지속기간을 갖는 50mV 펄스 (도 4 참조), 및 신호 (U1o±) 의 에지의 12V/㎱ 의 경사율에 대하여 1㎱ 의 시간 지속기간을 갖는 약 600mV 펄스 (도 5 참조) 로 이루어진다.
출력 회로 (A2) 에서, 제 1 논리 입력 신호 (U2i+) 및 제 2 논리 입력 신호 (U2i-) 는 제 1 전압 비교기 (Co+) 의 제 1 입력부 및 제 2 입력부 뿐 아니라, 또한 제 2 전압 비교기 (Co-) 의 제 2 입력부 및 제 1 입력부로 각각 직접 안내된다.
제 1 전압 비교기 (Co+) 의 출력부 및 제 2 전압 비교기 (Co-) 의 출력부는 플립-플롭 (F) 의 입력부에 접속된다. 플립-플롭 (F) 의 출력부는 동시에 용량성 장벽을 갖는 본 발명의 기본 분리 인터페이스의 출력부이다.
상술된 바와 같이, 비교기 (Co±) 의 특성, 및 데이터 전송의 최대 속도뿐 아니라 회로 (A1 및 A2) 의 공급원들 간의 신속하게 변하는 전위차에 대한 내성에 대하여, 출력 회로 (A2) 에 대한 가장 바람직한 입력 신호 (U2i±) 가 생성된다.
그러나, 미분 유닛 ((C+,R+) 및 (C-,R-)) 의 시상수는 회로 (A1 및 A2) 의 전압 공급원들 간의 전위차의 최대 변화율에 관하여 선택된다. 이 최대 변화율이 10kV/㎲ 이면, 미분 유닛의 디멘져닝 (dimensioning) 은, 상기 가변 전위차가 이 회로에 대하여 허용가능한 값의 범위 내에 놓인 회로 (A2) 의 입력부에 대해 직접 전압을 발생시키도록 되어야 한다. 즉, 신호 (U2i±) 의 진폭은 신호 (U1o±) 의 변화율에만 의존하지, 그 진폭에 의존하지 않는다.
본 발명에 따르면, 그 진폭 및 시간 지속기간이 신호 (U1o±) 의 상승시간 및 하강시간에 의해, 그리고 제 1 및 제 2 미분 유닛의 시상수에 의해 완전히 배타적으로 결정될 수 있기 때문에, 용량성 장벽을 갖는 본 발명의 분리 인터페이스에서, 회로 (A2) 는 입력 신호 (U2i±) 에 의해 결코 과부하 걸리지 않는다. 그러나, 현대의 서브-마이크로미터 (sub-micrometer) 기술에서, 신호 변화율은 1V/ns 내지 10V/ns 범위 내이다. 미분 유닛들의 시상수는 매우 짧게 되며, 바람직하게는, 1 나노초 (nanosecond) 이하이다.
입력 신호 (U2i±) 의 진폭이 조절가능하고 이에 따라 공지되기 때문에, 회로 (A2) 에서는, 전압 비교기 (Co±) 전면에 증폭기가 불필요하다. 이것은, 펄스폭이 회로 (A1) 로부터 회로 (A2) 까지 매우 정확하게 보존되며, 오차가 0.5ns 이하이며, 상보적인 신호 (U2i±) 가 2 개의 동일한 비교기 (Co±) 에 의해 수신되기 때문에, 제 1 비교기는 상태 0 으로부터 상태 1 로의 천이를 감지하고 제 2 비교기는 상태 1 로부터 상태 0 으로의 천이를 감지할 수 있게 한다.
용량성 장벽을 갖는 본 발명의 분리 인터페이스에 의해, 100MHz 의 주파수까지의 디지털 데이터 전송을 가능하게 하며, 이는 2 개의 크기 등급에 대한 기술 상태의 개선을 나타낸다.
용량성 장벽을 갖는 본 발명의 분리 인터페이스에 의해, 데이터 전송의 2 가지 큰 문제를 해결하였다.
- 본 발명의 분리 인터페이스는 회로 (A1 및 A2) 에 대한 공급 전압원들 간의 전위차의 10kV/㎲ 의 크기에서의 신속한 변동으로부터 내성을 가져서, 이 전위차 변동이 1 볼트 이하의 비-방해 직접 전압 기여로서 입력 신호 (U2i±) 에 반영되게 한다.
- 회로 (A1) 의 상호 반대 동위상 출력 신호 (U1o±) 의 형태에 의해, 회로 (A2) 의 입력 신호 (U2i±) 의 형태가 결정된다.
도 3 에는, 용량성 장벽을 갖는 본 발명의 완성된 분리 인터페이스가 도시되어 있으며, 여기서, 기본 통신 채널 (BCC) 을 통한 신속한 데이터 전송용의 용량성 장벽을 갖는 본 발명의 기본 분리 인터페이스 (A1, C+, C-, R+, R-, A2) 에 더하여, 보조 통신 채널 (ACC) 을 통한 전송용의 보조 분리 인터페이스가 또한 포함된다. 보조 분리 인터페이스로서, 용량성 장벽을 갖는 본 발명의 설명된 분리 인터페이스 (A1, C+, C-, R+, R-, A2), 또는 더 낮게 획득가능한 데이터 전송률을 가지며 이에 따라 실질적으로 더 낮은 전류 소비를 갖는 분리 인터페이스가 사용될 수 있다.
용량성 장벽을 갖는 기본 분리 인터페이스 (A1, C+, C-, R+, R-, A2) 의 입력부는 펄스폭 변조기 (PWM) 의 제어 입력부에 접속되며, 그 제 2 입력부에는, 예를 들어, 오실레이터 (O) 로부터의 정주파수 신호가 끊임없이 안내된다. 전송될 입력 신호 (Ui) 에 의해 변조되는 펄스폭 변조기 (PWM) 의 출력 신호는 보조 통신 채널 (ACC) 을 통한 전송용으로 제공되는 보조 분리 인터페이스의 입력부에 안내된다.
보조 통신 채널 (ACC) 의 출력부에서, 보조 출력 신호 (Uouta) 가 끊임없이 제공된다. 이 신호에서, 하이 논리 레벨 시간 지속기간과 로우 논리 레벨 시간 지속기간 간의 비율은 일정하지 않다. 입력 신호 (Ui) 가 하이 논리 레벨이면, 출력 신호 (Uouta) 는, 예를 들어, 더 긴 주기부에서는 하이 논리 레벨을 갖고 더 짧은 주기부에서는 로우 논리 레벨을 가지며, 입력 신호 (Ui) 가 로우 논리 레벨이면 그 상황은 반전된다. 정주파수 펄스폭 변조된 신호 (Uouta) 의 하이 및 로우 논리 레벨의 지속기간 간의 비율에 대해 항상 제공되는 데이터는 용량성 장벽을 갖는 완성된 분리 인터페이스의 방출부의 입력부에서 신호 (Ui) 의 논리 상태에 대한 정보를 나타낸다.
이러한 방식으로, 분리 인터페이스의 방출부는 분리 장벽의 다른 측에 대한 수신부에 중요한 추가정보를 전달한다. 즉, 수신회로에서 주요 전류 소비자인 데이터 수신부는, 방출부가 활성 (active) 이 아닐 경우에 턴-오프될 수 있으며, 또는, 수신부의 입력은, 입력 신호 (Ui) 가 1㎲ 로부터 100㎲ 까지의 더욱 긴 시간동안에 변하지 않는 경우에 상기 정보에 의해 재조정되며, 또는, 턴-온된 직후에, 수신부는, 방출부의 입력 신호 (Ui) 의 논리 상태가 결정되자마자 수신부의 출력 신호를 초기화하거나 자신의 신호의 정확한 논리 상태를 설정한다. 따라서, 용량성 장벽을 갖는 완성된 분리 인터페이스의 수신부에서의 출력 신호의 정확한 논리상태를 조정하기 위하여, 방출부로부터의 신호의 제 1 변화를 대기하는 것이 불필요하다.
이러한 목적에 대하여, 용량성 장벽을 갖는 기본 분리 인터페이스 (A1, C+, C-, R+, R-, A2) 의 출력부 및 보조 통신 채널 (ACC) 을 통한 전송용의 보조 분리 인터페이스의 출력부는, 전송된 신호의 정확한 논리 상태에 대해 제공하는 판정 논리 회로 (DLC) 의 입력부에 접속된다. 판정 논리 회로 (DLC) 의 출력부는 용량성 장벽을 갖는 분리 인터페이스의 출력부이다.

Claims (7)

  1. 용량성 장벽 회로를 갖는 분리 인터페이스로서,
    상기 용량성 장벽 회로의 입력단에서, 전송 입력 신호 (Ui) 의 복제물이며 서로 상보적인 제 1 논리 출력 신호 (U1o+) 및 제 2 논리 출력 신호 (U1o-) 에 대해 각각 차동 출력부를 갖는 입력 회로 (A1),
    각각 상기 제 1 논리 신호 (U1o+) 및 상기 제 2 논리 신호 (U1o-) 에 대한 제 1 장벽 캐패시터 (C+) 및 제 2 장벽 캐패시터 (C-), 및
    상기 용량성 장벽 회로의 출력단에서, 서로 상보적인 제 1 논리 입력 신호 (U2i+) 및 제 2 논리 입력 신호 (U2i-) 에 대해 각각 입력부를 가지며, 제 1 전압 비교기 (Co+) 및 제 2 전압 비교기 (Co-) 를 포함하는 출력 회로 (A2) 를 구비하며,
    입력 회로 (A1) 에, 제 1 적분 유닛 ((R1,C1)+) 및 제 2 적분 유닛 ((R1,C1)-) 이 제공되며, 이를 통하여, 상기 제 1 논리 출력 신호 (U1o+) 및 상기 제 2 논리 출력 신호 (U1o-) 가 각각 통과하며, 그 시상수에 의해, 상기 제 1 및 제 2 논리 출력 신호들 (U1o±) 의 에지 (edge) 의 경사율 또는 상기 제 1 및 제 2 논리 출력 신호들 (U1o±) 의 상승 및 하강 시간이 조정되며,
    한편으로 상기 제 1 장벽 캐패시터 (C+) 및 상기 제 2 장벽 캐패시터 (C-) 의 출력 단자에, 그리고, 다른 한편으로 상기 출력 회로 (A2) 의 공통 전위 단자에, 제 1 저항기 (R+) 및 제 2 저항기 (R-) 가 접속되어, 상기 제 1 장벽 캐패시터 (C+) 및 상기 제 1 저항기 (R+) 로 이루어진 제 1 미분 유닛 ((C+,R+)) 의 시상수, 및 상기 제 2 장벽 캐패시터 (C-) 및 상기 제 2 저항기 (R-) 로 이루어진 제 2 미분 유닛 ((C-,R-)) 의 시상수가, 상기 전송 입력 신호 (Ui) 의 복제물인 상기 논리 출력 신호 (U1o+ 및 U1o-) 의 상승 및 하강 시간보다 더 짧아지게 되는 것을 특징으로 하는, 분리 인터페이스.
  2. 제 1 항에 있어서,
    상기 출력 회로 (A2) 의 상기 제 1 논리 입력 신호 (U2i+) 및 상기 제 2 논리 입력 신호 (U2i-) 가 상기 제 1 전압 비교기 (Co+) 의 제 1 입력부 및 제 2 입력부 뿐 아니라 상기 제 2 전압 비교기 (Co-) 의 제 2 입력부 및 제 1 입력부에 각각 직접 안내되며,
    상기 제 1 전압 비교기 (Co+) 의 출력부 및 상기 제 2 전압 비교기 (Co-) 의 출력부는 플립-플롭 (F) 의 입력부에 접속되며,
    상기 플립-플롭 (F) 의 출력부는 상기 용량성 장벽 회로를 갖는 분리 인터페이스의 출력부인 것을 특징으로 하는, 분리 인터페이스.
  3. 제 1 항 또는 제 2 항에 있어서,
    용량성 장벽 회로를 갖는 기본 분리 인터페이스 (A1, C+, C-, R+, R-, A2) 의 입력부가 펄스폭 변조기 (PWM) 의 제어 입력부에 접속되며, 상기 PWM 의 제 2 입력부에는 정주파수 신호가 끊임없이 안내되며, 상기 PWM 의 출력부는 보조 통신 채널 (ACC) 을 통한 전송용으로 제공되는 보조 분리 인터페이스의 입력부에 접속되며,
    상기 용량성 장벽 회로를 갖는 기본 분리 인터페이스 (A1, C+, C-, R+, R-, A2) 의 출력부 및 상기 보조 통신 채널 (ACC) 을 통한 전송용의 보조 분리 인터페이스의 출력부는, 상기 용량성 장벽 회로를 갖는 기본 분리 인터페이스 (A1, C+, C-, R+, R-, A2) 에 의해 전송되는 신호의 정확한 논리 상태에 대해 제공하는 판정 논리 회로 (DLC) 의 입력부에 접속되며,
    상기 판정 논리 회로 (DLC) 의 출력부는 상기 용량성 장벽 회로를 갖는 분리 인터페이스의 출력부인 것을 특징으로 하는, 분리 인터페이스.
  4. 제 3 항에 있어서,
    상기 용량성 장벽 회로를 갖는 기본 분리 인터페이스 (A1, C+, C-, R+, R-, A2) 의 개별 출력단 유닛들은, 상기 보조 통신 채널 (ACC) 을 통한 전송용의 보조 분리 인터페이스의 출력부에서의 변조 신호의 상태에 종속하여 턴-온 또는 턴-오프되는 것을 특징으로 하는, 분리 인터페이스.
  5. 용량성 장벽 회로를 갖는 분리 인터페이스를 통하여 신호를 전송하기 위한 방법으로서,
    상기 용량성 장벽 회로를 갖는 분리 인터페이스의 입력회로에서, 적절한 시상수를 갖는 적분에 의해, 전송 입력 신호 (Ui) 의 신호 복제물 (U1o+ 및 U1o-) 의 상승 및 하강 시간 또는 에지의 경사율이 조정되며,
    상기 신호 복제물 (U1o+ 및 U1o-) 은 상기 용량성 장벽 회로의 제 1 미분 유닛 및 제 2 미분 유닛에서 각각 미분되며,
    상기 제 1 및 제 2 미분 유닛의 시상수는 상기 전송 입력 신호 (Ui) 의 신호 복제물 (U1o+ 및 U1o-) 의 상승 및 하강 시간보다 더 짧은 것을 특징으로 하는 신호 전송 방법.
  6. 제 5 항에 있어서,
    상기 용량성 장벽 회로의 미분 유닛에서 수행되는 유도물 (derivatives) 의 신호들 (U2i±) 이, 상기 용량성 장벽 회로를 갖는 분리 인터페이스의 출력 회로에 포함되는 2 개의 전압 비교기에 직접 안내되는 것을 특징으로 하는 신호 전송 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 용량성 장벽 회로를 갖는 기본 분리 인터페이스를 통한 상기 입력 신호 (Ui) 의 전송에 더하여, 보조 통신 채널 (ACC) 을 통한 전송용의 보조 분리 인터페이스를 통해, 상기 전송 입력 신호 (Ui) 에 대하여 펄스폭 변조되는 정주파수 신호 (Uia) 의 전송이 끊임없이 수행되며,
    그 전송된 펄스폭 변조 신호의 변조에 따라, 상기 용량성 장벽 회로를 갖는 분리 인터페이스에 의해 전송되는 출력 신호 (Uout) 의 논리 상태가 조정되는 것을 특징으로 하는 신호 전송 방법.
KR1020057012635A 2003-01-06 2003-03-04 용량성 장벽을 갖는 분리 인터페이스 및 그 분리인터페이스에 의해 신호를 전송하기 위한 방법 KR100943865B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SI200300001A SI21435A (sl) 2003-01-06 2003-01-06 Izolacijski vmesnik s kapacitivno bariero in postopek prenosa signala s pomočjo takega izolacijskega vmesnika
SIP-200300001 2003-01-06

Publications (2)

Publication Number Publication Date
KR20050097932A KR20050097932A (ko) 2005-10-10
KR100943865B1 true KR100943865B1 (ko) 2010-02-24

Family

ID=32710090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057012635A KR100943865B1 (ko) 2003-01-06 2003-03-04 용량성 장벽을 갖는 분리 인터페이스 및 그 분리인터페이스에 의해 신호를 전송하기 위한 방법

Country Status (10)

Country Link
US (1) US6819169B1 (ko)
EP (1) EP1582039B1 (ko)
JP (1) JP4404778B2 (ko)
KR (1) KR100943865B1 (ko)
CN (1) CN100588189C (ko)
AU (1) AU2003214790A1 (ko)
DE (1) DE60333593D1 (ko)
MX (1) MXPA05007298A (ko)
SI (1) SI21435A (ko)
WO (1) WO2004062221A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535262B2 (en) * 2004-10-19 2009-05-19 International Rectifier Corporation High voltage level shifting by capacitive coupling
US7808062B2 (en) * 2005-12-16 2010-10-05 Nve Corporation Signal isolator linear receiver
US7732889B2 (en) * 2007-05-24 2010-06-08 Akros Silicon Inc. Capacitor structure in a semiconductor device
US20080279288A1 (en) * 2007-05-11 2008-11-13 Philip John Crawley Digital Isolator Interface with Process Tracking
SI22566A (sl) * 2007-06-21 2008-12-31 Vinko Kunc Izolirni vmesnik s kapacitivno bariero vsebujočim diferencirnim vezjem in postopek prenosa signalas pomočjo takega izolirnega vmesnika
US8055345B2 (en) 2007-08-31 2011-11-08 Proteus Biomedical, Inc. Self-referencing communication in implantable devices
US8095710B2 (en) * 2008-06-30 2012-01-10 Silicon Laboratories Inc. System and method of providing electrical isolation
US7804859B2 (en) * 2008-06-30 2010-09-28 Silicon Laboratories, Inc. System and method of providing electrical isolation
WO2011033528A2 (en) 2009-09-15 2011-03-24 Kpit Cummins Infosystems Limited Motor assistance for a hybrid vehicle
KR20120065413A (ko) 2009-09-15 2012-06-20 케이피아이티 커민즈 인포시스템즈 엘티디. 사용자 입력에 근거하여 하이브리드 차량에 대한 모터의 지원을 제공하는 방법
KR101897836B1 (ko) 2009-09-15 2018-09-12 케이피아이티 테크놀로지스 엘티디. 차량을 하이브리드 차량으로 변환하는 방법
US9227626B2 (en) 2009-09-15 2016-01-05 Kpit Technologies Limited Motor assistance for a hybrid vehicle based on predicted driving range
US8497700B2 (en) 2011-10-21 2013-07-30 Samsung Electro-Mechanics Systems and methods for propagating digital data across an isolation barrier
US8571093B1 (en) * 2012-04-24 2013-10-29 Nxp B.V. Communication interface for galvanic isolation
US8867592B2 (en) * 2012-05-09 2014-10-21 Nxp B.V. Capacitive isolated voltage domains
US10270630B2 (en) 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US10536309B2 (en) 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
EP3016336B1 (en) 2014-10-28 2020-01-15 ams AG Transceiver circuit and methods for tuning a communication system and for communication between transceivers
US9998301B2 (en) * 2014-11-03 2018-06-12 Analog Devices, Inc. Signal isolator system with protection for common mode transients
CN108900074B (zh) * 2018-07-17 2019-12-31 宋庆国 双边沿调制与解调的宽隙功率器件隔离驱动系统及方法
EP3846345B1 (en) * 2019-12-31 2022-08-03 Vddtech Fast digital isolator
CN111193507B (zh) * 2020-01-14 2023-08-11 苏州纳芯微电子股份有限公司 低抖动数字隔离器电路及包括其的数字隔离器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US681916A (en) * 1901-06-17 1901-09-03 Vernon Hoxie Feed mechanism for wire-fabric machines.

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134543A (ja) * 1983-12-22 1985-07-17 Sharp Corp 非接触型デ−タ転送方式
US4835486A (en) * 1986-04-28 1989-05-30 Burr-Brown Corporation Isolation amplifier with precise timing of signals coupled across isolation barrier
US4748419A (en) * 1986-04-28 1988-05-31 Burr-Brown Corporation Isolation amplifier with precise timing of signals coupled across isolation barrier
CN1258406A (zh) * 1997-03-31 2000-06-28 株式会社日立制作所 使用容性绝缘壁的调制解调器装置和绝缘耦合器以及调制解调器装置中使用的集成电略
US5870046A (en) * 1997-04-22 1999-02-09 Silicon Laboratories Inc. Analog isolation system with digital communication across a capacitive barrier
US6198816B1 (en) * 1997-04-22 2001-03-06 Silicon Laboratories, Inc. Capacitively coupled ring detector with power provided across isolation barrier
US6137827A (en) * 1997-04-22 2000-10-24 Silicon Laboratories, Inc. Isolation system with digital communication across a capacitive barrier
US6359973B1 (en) * 1998-11-16 2002-03-19 Conexant Systems, Inc. Data access arrangement utilizing a serialized digital data path across an isolation barrier
US6728320B1 (en) * 1999-09-23 2004-04-27 Texas Instruments Incorporated Capacitive data and clock transmission between isolated ICs

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US681916A (en) * 1901-06-17 1901-09-03 Vernon Hoxie Feed mechanism for wire-fabric machines.

Also Published As

Publication number Publication date
MXPA05007298A (es) 2006-05-25
AU2003214790A1 (en) 2004-07-29
KR20050097932A (ko) 2005-10-10
WO2004062221A1 (en) 2004-07-22
EP1582039A1 (en) 2005-10-05
DE60333593D1 (de) 2010-09-09
JP4404778B2 (ja) 2010-01-27
JP2006515127A (ja) 2006-05-18
EP1582039B1 (en) 2010-07-28
CN100588189C (zh) 2010-02-03
US6819169B1 (en) 2004-11-16
CN1720699A (zh) 2006-01-11
SI21435A (sl) 2004-08-31

Similar Documents

Publication Publication Date Title
KR100943865B1 (ko) 용량성 장벽을 갖는 분리 인터페이스 및 그 분리인터페이스에 의해 신호를 전송하기 위한 방법
US11962233B2 (en) Interface for passing control information over an isolation channel
US7750666B2 (en) Reduced power differential type termination circuit
KR100885141B1 (ko) 출력 회로를 구비하는 반도체 집적 회로
US11888658B2 (en) Transmitter for dual communication over an isolation channel
US11539559B2 (en) Demodulator for an isolation communication channel for dual communication
US20020125942A1 (en) Comparator circuit
MXPA98000634A (en) Univer issuing device
US7183804B2 (en) Process and device for outputting a digital signal
EP0100177B1 (en) A differential signal receiver
KR20070116666A (ko) 양방향 데이터 전송을 위한 통신 회로, 이를 포함하는 자동 테스트 장치 및 양방향 데이터 전송 방법
US20070182461A1 (en) Resonant line drivers
EP0428975B1 (en) Constant voltage drive type driver circuit
JP2004532564A (ja) ローレベルとハイレベルとの間の振幅の交互変化によって（ａｓｋ）変調される電圧を復調するための回路配置
US4926133A (en) FM demodulator having a frequency independent delay circuit
JPH04219013A (ja) パルス幅調整回路
US20220085810A1 (en) Driver for a shared bus, in particular a lin bus
JP2626191B2 (ja) Ａｍｉ信号受信回路
JPH0263212A (ja) ラインドライバ回路
CS249272B1 (cs) Zapojení demodulátoru amplitudového impulsově modulovaného signélu

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140214

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160212

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170209

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 9