CN100588189C - 带有容性势垒的隔离接口以及通过这种隔离接口发送信号的方法 - Google Patents

带有容性势垒的隔离接口以及通过这种隔离接口发送信号的方法 Download PDF

Info

Publication number
CN100588189C
CN100588189C CN03825769A CN03825769A CN100588189C CN 100588189 C CN100588189 C CN 100588189C CN 03825769 A CN03825769 A CN 03825769A CN 03825769 A CN03825769 A CN 03825769A CN 100588189 C CN100588189 C CN 100588189C
Authority
CN
China
Prior art keywords
signal
output
input
logic
capacitive barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN03825769A
Other languages
English (en)
Other versions
CN1720699A (zh
Inventor
温科·昆茨
安德烈·沃多皮韦茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams International AG
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN1720699A publication Critical patent/CN1720699A/zh
Application granted granted Critical
Publication of CN100588189C publication Critical patent/CN100588189C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)
  • Networks Using Active Elements (AREA)

Abstract

经一个带有容性势垒的隔离接口进行信号的传输，从而在该接口的输入电路中通过适当时间常数下的积分，调整发送的输入信号Ui的信号复制品U1o±的边沿的斜率并且适当的微分单元中微分所述信号复制品，其中这些微分单元的时间常数比信号复制品的上升、下降时间短而且最好为1纳秒量级或更低。从而，在该容性势垒的输出侧的电路中电压比较器的前面不需要放大器，这使得能特别准确地保持脉冲宽度。该数据传输对输入和输出电路的电压源之间电势差的量级为10kV/μs的快速变化是不敏感的。通过本发明频率高达100MHz的数字数据传输是可能的。

Description

带有容性势垒的隔离接口以及通过这种隔离接口发送信号的方法
技术领域
本发明涉及一种带有容性势垒的隔离接口，在该容性势垒的输入端处其包括用于彼此互补并且是发送的输入信号的复制器的第一和第二逻辑输出信号的带有微分输出的输入电路以及分别用于该第一和第二逻辑信号的第一和第二势垒电容器，并且在该容性势垒的输出端处其包括带有用于在该容性势垒上发送的第一和第二逻辑信号的输入的输出电路，所述输出电路包括第一和第二电压比较器。本发明还涉及一种通过这种隔离接口发送信号的方法。
背景技术
隔离接口能使二个或数个具有各自的电压源的电路间发送通常数字形式下的数据。由于这些电路不具有公共的整体连接，它们之间产生电压差，该电压差甚至可达到几千伏而且可以非常快的变化，从而该电压差的变化率达到10kV/μs的数量级。
在隔离接口中通过基于不同物理原理的装置禁止电路间的瞬态电流。
最常见的一种是光隔离接口。输入电路发光二极管把电信号转换成光脉冲，再通过输出双极晶体管把这些光脉冲转换成电信号。除了高价格产品外，光隔离接口只能使几兆赫级的相对低的数据传输率是可能的并且从而所述元件的电流消耗相当高。
利用磁回路和磁场传感器的磁耦合的接口得到迅速认可。可以有益地在用于集成电路的单块基片上制造该磁单元；磁回路是一条导电磁道，其通过二氧化硅与连接到不同电源的元件隔离；磁场传感器是一个磁阻器。有可能实现高达50MHz的数据传输。当适当构建时，它的电流消耗要比光隔离接口低。但是，它要根据技巧相对高的技术制造，因为需要在高水平的技术步骤下把磁阻器添加到集成电路上。
还知道采用电容耦合的隔离接口。在基本实施例中，把输入电路A1’的二个相位相反的为发送的输入信号Ui的复制品的数字输出信号U1o±引导到二个势垒电容器C’±(图1)的第一板。从它们的第二板把数字输入信号U2i±引导到输出电路A2’，在后者的输出端出现发送的输出信号Uout。输入电路A1’的电压源的高、低电势分别是U1+和U1-，而输出电路A2’电压源的高、低电势分别是U2+和U2-。二个势垒电容器C’±的第二板经过电容器C”±并且经过电阻器R’±，每个所述连接代表一个分压器，即第一个用于时变信号而第二个用于直流电压信号，它们连接到输出电路A2’的电压源的一个共电势上。在图2的第一窗口中表示输入信号电压Ui对所述共电势的时间演变；在t＝90ns，对电容器C’+和C’-产生电压的第一电路A1’的电源和第二电路A2’的电源之间的电势差开始增加并达到50V水平。通过图2的第二和第三窗口里的实线和虚线表示相位相反数字信号U1o±和U2i±。而在图2的第四窗口中表示发送的输出信号Uout，其频率等于输入信号Ui的频率，幅值上只通过电容器C’+和C’-的击穿强度限制直流和低频电势差。对于该幅值电阻器R’±还确保在低频上输入信号U2i±总是对于电路A2’中的电压比较器在允许的输入电压的范围内。但是，在许多应用上，该描述的接口还必须在第一电路A1’的电源和第二电路A2’的电源之间的电势差快速变化下工作。通过电容器C’+、C”+分别和C’-、C”-的适当电容比达到高频信号U2i±的必要下降。如果该描述的接口要在2V的允许输入电压下为电压比较器管理1kV的电压差，该比必须为1∶500。但是这样的比率还把输入信号Ui的信号复制品U2i±的幅值在电路A2’的输入处降到仅为几毫伏。这样，由于信号幅值已经位于电压比较器的特征偏置电压的范围内，信号传输率被抑制或者甚至是不可能的。从而，如果该描述的接口不保证对二个电源间的电势差的快速变化的灵敏，不能同时保证最快可能的数据传输。
在美国专利4,835,486中实际上公开一种带有电容耦合适用于频率高达1.5MHz的数字信号传输的接口。使用一个位于容性势垒的微分部件，但是该微分部件的时间常数为9ns。从而该时间常数比该容性势垒前方的第一电路的输出端处的信号复制品变化的特征时间长，从而必须通过一个位于该容性势垒后面的一个电路的输入端处的二极管限制器限制信号复制品的幅值。此外，一个位于该容性势垒后面的一个电路中的输入放大器把该信号对转变成单个信号。由此脉宽畸变，因为永远不能对放大器输出信号的变化提供完全的对称。
在带有电容耦合的隔离接口中，由于容性势垒一种固有的限制是不能发送时间上不变化的信息，从而当接通后或者当长时间容性势垒的输入端的电路的输出信号不发生改变时，在容性势垒的输出端的电路的输出信号的逻辑状态第一次改变时，使容性势垒的输出端处的信号进入正确的逻辑状态，即进入所述输出信号的逻辑状态。
因此，本发明要解决的技术问题是寻找一种带有容性势垒的低价格接口以及一种通过这种隔离接口发送信号的方法从而在该容性势垒的输入端和输出端的电路间最快速的数据传输是可能的，其中在输入端的电路中形成的信号将是对输出端的电路最为合适的输入信号并且传输对所述输入和输出电路的电源间的电势差的极快变化甚至10kV/μs程度的变化是不灵敏的，并且同时该带有容性势垒的隔离接口应是完备的从而接收电路在接通后会立即转到正确的逻辑状态并且当长时间该电容垫垒输入端的电路中输出信号不发生改变时它会保持在正确状态上。
所述技术问题通过一种带有容性势垒的隔离接口解决，其包括：
一位于该容性势垒输入端的带有分别用于作为发送的输入信号的复制品的并且彼此互补的第一和第二逻辑输出信号的微分输出的输入电路，
一分别用于该第一和第二逻辑信号的第一和第二势垒电容器，
-位于该容性势垒输出端的带有分别用于彼此互补的第一和第二逻辑输入信号的输入的输出电路，该输出电路包括第一和第二电压比较器，本发明的带有容性势垒的隔离接口特征在于：在该输入电路中设置第一和第二积分单元，第一逻辑输出信号和第二逻辑输出信号分别在这些积分单元上通过并且利用积分单元的时间常数调整信号边沿的斜率或信号的上升、下降时间；第一和第二势垒电容器的输出端子分别以及输出电路的共电势端子与第一和第二电阻器连接，从而，由第一势垒电容器和第一电阻器组成的第一微分单元的时间常数和由第二势垒电容器和第二电阻器组成的第二微分单元的时间常数比作为发送的输入信号的复制器的逻辑输出信号的上升和下降时间短。
本发明的带有容性势垒的隔离接口的特征还在于，分别把该输出电路的第一逻辑输入信号和第二逻辑输入信号直接引导到第一电压比较器的第一和第二输入上以及第二电压比较器的第二和第一输入上，并且把第一电压比较器的输出以及第二电压比较器的输出连接到一个触发器的输入上，该触发器的输出是与该带有容性势垒的隔离接口的输出。
本发明的带有容性势垒的隔离接口是完备的，从而本发明的带有容性势垒的基本隔离接口的输入连接到一个脉宽调制器的控制输入，一个固定频率信号不中断地引导到该调制器的第二输入上并且其输出和一个为在辅助通信信道上传输而设置的辅助隔离接口的输入连接，并且，该带有容性势垒的基片隔离接口的输出以及该用于在辅助通信信道上传输的辅助隔离接口的输出和一个判定逻辑电路的输入连接，该判定逻辑电路提供该带有容性势垒的基本隔离接口发送的信号的正确逻辑状态并且该判定逻辑电路的输出是该带有容性势垒的隔离接口的输出。
本发明的带有容性势垒的完备隔离接口特征还在于，根据在该用于在辅助通信信道传输的辅助隔离接口的输出端上存在的调制信号，接通或断开该带有容性势垒的基本隔离接口的各个输出端单元。
还通过一种经带有容性势垒的隔离接口发送信号的方法解决所述技术问题，本发明方法的特征在于，在该带有容性势垒的隔离接口的输入电路中通过适当时间常数下的积分，调整发送的输入信号的信号复制品的边沿斜率或上升、下降时间，并且在该容性势垒的第一微分单元和第二微分单元中分别微分所述信号复制品，而且该第一和第二微分单元的时间常数比发送的输入信号的信号复制品的上升和下降时间短。
本发明的经带有容性势垒的隔离接口发送信号的方法特征还在于，把容性势垒的微分单元生成的导数信号直接引导到包含在该带有容性势垒的隔离接口的输出电路中的两个电压比较器上。
本发明的该经带有容性势垒的隔离接口发送信号的完备方法特征在于，除了通过一个带有容性势垒的基本隔离接口发送输入信号外，经一个用于在辅助通信信道上传输的辅助隔离接口进行用发送的输入信号脉宽调制的固定频率信号的不中断发送，并且按照该发送的脉宽调制信号的调制，调整由该带有容性势垒的隔离接口发送的输出信号的逻辑状态。
附图说明
现通过说明带有容性势垒的隔离接口的实施例和说明通过所述接口完成的发送信号的方法并且参照附图更详细地公开本发明并给出所达到的各种优点，附图之中：
图3示意表示本发明完成的隔离接口，其中对本发明的带有容性势垒的基本隔离接口连接一个脉宽调制器和一个用于发送由输入信号调整的固定频率信号的辅助隔离接口，以在发送信号的逻辑状态下发送信息；
图4表示输入信号的时间演变，通过本发明的带有容性势垒的隔离接口得到的输入信号的信号复制品的时间演变以及输出信号的时间演变，其中所述复制品在微分单元的前面和后面并且它们的边沿具有1V/ns的斜率；
图5表示和图4相同的信号的时间演变，但输入信号复制品具有12V/ns的斜率。
具体实施方式
本发明的带有容性势垒的基本隔离接口在简化形式下表示为图3电路的一部分。它包括如下单元：
-在该容性势垒的输入端，输入电路A1带有分别用于第一和第二逻辑输出信号U1o+和U1o-的微分输出，U1o+和U1o-是发送的输入信号Ui的复制品并且彼此互补。在输入电路A1中设置第一逻辑输出信号U1o+和第二逻辑输出信号U1o-分别在其上经过的第一积分单元(R1，C1)+和第二积分单元(R1，C1)-。利用积分单元(R1，C1)±的时间常数调整信号U1o±的边沿的斜率或者信号U1o±的上升和下降时间。
-第一逻辑信号U1o+和第二逻辑信号U1o-分别引导到第一势垒电容器C+和第二势垒电容器C-，第一电阻器R+和第二电阻器R-分别和C+或C-的输出端子以及输出电路A2的共电势端子连接，其中第一势垒电容器C+和第一电阻器R+构成的第一微分单元(C+，R+)的时间常数以及第二势垒电容器C-和第二电阻器R-构成的第二微分单元(C-，R-)的时间常数短于作为发送的输入信号Ui的复制品的逻辑输出信号U1o+和U1o-的上升和下降时间。这里，在该提出的用来发送频率高达100MHz的数字信号的隔离接口中，该第一和第二微分电路的时间常数为1ns量级或者甚至更小。在第一微分电路(C+，R+)中信号U1o+变换成信号U2i+并且在第二微分电路(C-，R-)中信号U1o-变换成信号U2i-。信号U2i±也彼此互补。
一在该容性势垒的输出端，设置一个带有分别用于第一逻辑输入信号U2i+和第二逻辑输入信号U2i-的输入端的输出电路A2。输出电路A2包括第一电压比较器Co+和第二电压比较器Co-。
输入电路A1的电源的高、低电势为U1±而对于输出电路A2为U2±。
依据本发明选择积分单元(R1，C1)±的时间常数以调整信号U1o±的边沿的斜率或信号U1o±的上升、下降时间从而使这些时间比第一和第二微分单元的分别约为1ns或更小的时间常数长。
即，通过控制电路A1的输出信号U1o±的边沿的斜率，控制电路A2的输入信号U2i±的幅值和持续时间。当信号U1o±的边沿的斜率较低时，例如图4中的1V/ns的斜率时，出现较小的但持续时间较长的信号U2i±。而当信号U1o±的边沿的斜率较陡例如图5中的12V/ns的斜率时，信号U2i±较大但持续时间较短。
在边沿斜率分别为1V/ns和12V/ns的图4和5中，前二个窗口表示电路A1的输入信号Ui以及输出信号U1o±的时间演变而后二个窗口表示电路A2的输入信号U2i±以及输出信号Uout的时间演变。在t＝90ns第一电路A1的电源和第二电路A2的电源之间的电势差开始增大并在t＝150ns达到50V的值。在信号U1o±的边沿的斜率为1V/ns下(图4)电路A2的输入信号U2i±(第三窗口)由持续时间为10ns的50mV脉冲组成，在信号U1o±的边沿的斜率为12V/ns下(图5)U2i±由持续时间为1ns的约600mV脉冲组成。
在输出电路A2中，第一逻辑输入信号U2i+和第二逻辑输入信号U2i-直接分别引导到第一电压比较器Co+的第一和第二输入端以及第二电压比较器Co-的第二和第一输入端。
第一电压比较器Co+的输出以及第二电压比较器Co-的输出和触发器F的输入连接。触发器F的输出同时是本发明的带有容性势垒的基本隔离接口的输出。
如上面所示，按照比较器Co±的特征、数据传输的最大速度以及对电路A1和A2电源间快速变化的电势差的不敏感性，为输出电路A2生成最合适的输入信号U2i±。
然而，微分单元(C+，R+)和(C-，R-)的时间常数是按照电路A1和A2的电压源间的电势差的最大变化率选择的。如果该最大变化率为10kV/μs，必须把这些微分单元造成使所述变化的电势差在电路A2的输入中产生的直流电压位于该电路认可的值的范围内。即，信号U2i±的幅值只取决于信号U1o±的变化率而不是它们的幅值。
在本发明的该带有电容垫垒的隔离接口中电路A2永远不会由于信号U2i±过载，因为依据本发明U2i±的幅值和持续时间都只由信号U1o±的上升时间和下降时间以及第一和第二微分电路的时间常数确定。但是，在现代亚微米技术中信号变化率在从1V/ns到10V/ns的范围内。微分电路的时间常数大大缩短并且最好小于1纳秒。
由于输入信号U2i±的振幅是可调整并且从而是知道的，在电路A2中不需要位于电压比较器Co±前面的放大器。这使得能从电路A1到电路A2特别准确地保持脉宽，误差在0.5ns以下，由于通过二个相同的比较器Co±接收互补信号U2i±，第一比较器感测从状态0到状态1的跃迁而第二比较器感测从状态1到状态0的跃迁。
通过本发明的带有容性势垒的隔离接口，频率高达100MHz的数字数据传输是可能的，这表示对现有技术两个量级的改进。
通过本发明的带有容性势垒的隔离接口解决了数据传输的二个大问题：
-本发明的隔离接口对于电路A1和A2的电压源间的数量级为10kV/μs的电势差的快速变化不敏感，从而在输入信号U2i±上这种电势差变化是按低于1伏的非干扰直流电压分布反映的。
-仅通过电路1的相位互相相反的输出信号U1o±的形式确定电路A2的输入信号U2i±的形式。
在图3中表示本发明的带有容性势垒的完备的隔离接口，其中，除了用于在基本通信信道BCC上快速数据传输的本发明的带有容性势垒的基本隔离接口(A1，C+，C-，R+，R-，A2)之外，还包括一个用于在辅助通信信道(ACC)上传输的辅助隔离接口。对于该辅助隔离接口，可以采用本发明说明的带有容性势垒的隔离接口(A1，C+，C-，R+，R-，A2)或者采用能达到的数据传输率较低的从而电流消耗明显低的隔离接口。
带有容性势垒的基本隔离接口(A1，C+，C-，R+，R-，A2)的输入和脉宽调制器PWM的控制输入连接，对PWM的第二输入不中断地连接例如来自振荡器O的固定频率信号。把通过要发送的输入信号Ui调制的脉宽调制器的输出信号引导到为在辅助通信信道ACC上进行传输而设置的辅助隔离接口的输入上。
在辅助通信信道ACC的输出端不中断地提供辅助输出信号Uouta。在该信号中，高逻辑电平持续时间和低逻辑电平持续时间之间的比不是固定的。例如如果输入信号Ui处于高逻辑电平，输出信号Uouta具有周期较长的高逻辑电平和周期较短的低逻辑电平；如果输入信号处于低逻辑电平则情况相反。该总是存在的关于固定频率脉宽调制信号Uouta的高、低逻辑电平持续时间的比的数据代表该带有容性势垒的完备隔离接口的发送部分输入端上信号Ui的逻辑状态的信息。
在此方式下，该隔离接口的发送部分向该隔离势垒的另一侧上的接收部分传递重要的补充信息。即，当该发送部分不现用时可以断开数据接收部分(它是接收电路中的主要电流消耗装置)，或者当输入信号Ui较长时间例如1μs到100μs未改变时利用所述消息重新调整该接收部分的输入，或者在接通后该接收部分立即对它自己的信号设定正确的逻辑状态或一旦确定发送部分的输入信号Ui的逻辑状态尽快地初始化接收部分的输出信号。这样，调整该带有容性势垒的完备隔离接口的接收部分中的输出信号的正确逻辑状态不必等待该来自发送部分的信号的第一次改变。
为此，带有容性势垒的基本隔离接口(A1，C+，C-，R+，R-，A2)的输出以及用于在辅助通信通道ACC上传输的辅助隔离接口的输出连接到用来提供所发送的信号的正确逻辑状态的判定逻辑电路DLC的输入上。判定逻辑电路DLC的输出是该带有容性势垒的隔离接口的输出。

Claims (7)

1.带有容性势垒的隔离接口，包括：
位于该容性势垒输入端的输入电路(A1)，带有分别用于作为发送的输入信号Ui的复制品的并且彼此互补的第一逻辑输出信号U1o+和第二逻辑输出信号U1o-的微分输出，
分别用于第一逻辑输出信号U1o+和第二逻辑输出信号U1o-的第一势垒电容器(C+)和第二势垒电容器(C-)，
位于该容性势垒输出端的输出电路(A2)，带有分别用于第一逻辑输入信号U2i+和第二逻辑输入信号U2i-的彼此互补的输入，该输出电路(A2)包括第一电压比较器(Co+)和第二电压比较器(Co-)，其特征在于，
在该输入电路(A1)中设置第一积分单元((R1，C1)+)和第二积分单元((R1，C1)-)，第一逻辑输出信号U1o+和第二逻辑输出信号U1o-分别在这些积分单元上通过并且利用积分单元的时间常数调整第一逻辑输出信号U1o+和第二逻辑输出信号U1o-的边沿的斜率、或第一逻辑输出信号U1o+和第二逻辑输出信号U1o-的上升和下降时间，以及
第一电阻器(R+)和第二电阻器(R-)分别连接到第一势垒电容器(C+)和第二势垒电容器(C-)的输出端子以及输出电路(A2)的共电势端子，由第一势垒电容器(C+)和第一电阻器(R+)组成的第一微分单元(C+，R+)的时间常数以及由第二势垒电容器(C-)和第二电阻器(R-)组成的第二微分单元(C-，R-)的时间常数比作为发送的输入信号Ui的复制品的第一逻辑输出信号U1o+和第二逻辑输出信号U1o-的上升和下降时间短。
2.权利要求1所述的带有容性势垒的隔离接口，特征在于，分别把输出电路(A2)的第一逻辑输入信号U2i+和第二逻辑输入信号U2i-直接引导到第一电压比较器(Co+)的第一和第二输入上以及第二电压比较器(Co-)的第二和第一输入上，并且把第一电压比较器(Co+)的输出以及第二电压比较器(Co-)的输出连接到一个触发器(F)的输入上，该触发器的输出是该带有容性势垒的隔离接口的输出。
3.权利要求1或2所述的带有容性势垒的隔离接口，特征在于，用于在基本通信信道(BCC)上快速数据传输的带有容性势垒的基本隔离接口(A1，C+，C-，R+，R-，A2)的输入和一个脉宽调制器(PWM)的控制输入连接，一个固定频率信号不中断地引导到该调制器的第二输入上并且其输出和一个为在辅助通信信道(ACC)上传输而设置的辅助隔离接口的输入连接，并且，该带有容性势垒的基本隔离接口(A1，C+，C-，R+，R-，A2)的输出以及该用于在辅助通信信道(ACC)上传输的辅助隔离接口的输出和一个判定逻辑电路(DLC)的输入连接，该判定逻辑电路提供该带有容性势垒的基本隔离接口(A1，C+，C-，R+，R-，A2)发送的信号的正确逻辑状态，并且，该判定逻辑电路(DLC)的输出是该带有容性势垒的隔离接口的输出。
4.权利要求3所述的带有容性势垒的隔离接口，特征在于，根据该用于在辅助通信信道(ACC)上传输的辅助隔离接口的输出上的调制信号的状态，接通或断开该带有容性势垒的基本隔离接口(A1，C+，C-，R+，R-，A2)的各个输出端单元。
5.一种用于经带有容性势垒的隔离接口发送信号的方法，特征在于，在该带有容性势垒的隔离接口的输入电路中通过适当时间常数下的积分，调整发送的输入信号Ui的信号复制品U1o+和U1o-的边沿斜率或上升、下降时间；并且在该容性势垒的第一微分单元和第二微分单元中分别微分所述信号复制品U1o+和U1o-；而且该第一和第二微分单元的时间常数分别比发送的输入信号Ui的信号复制品U1o+和U1o-的上升、下降时间短。
6.权利要求5所述的经带有容性势垒的隔离接口发送信号的方法，特征在于，把容性势垒的各微分单元中产生的导数信号，即第一逻辑输入信号U2i+和第二逻辑输入信号U2i-直接引导到包含在该带有容性势垒的隔离接口的输出电路中两个电压比较器上。
7.权利要求5或6所述的经带有容性势垒的隔离接口发送信号的方法，其特征在于，除了通过用于在基本通信信道(BCC)上快速数据传输的带有容性势垒的基本隔离接口发送输入信号Ui外，经一个用于在辅助通信信道(ACC)上传输的辅助隔离接口进行用发送的输入信号Ui脉宽调制的固定频率信号Uia的不中断发送；并且按照被发送的脉宽调制信号Uouta的调制，调整由该带有容性势垒的隔离接口发送的输出信号Uout的逻辑状态。
CN03825769A 2003-01-06 2003-03-04 带有容性势垒的隔离接口以及通过这种隔离接口发送信号的方法 Expired - Lifetime CN100588189C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SI200300001A SI21435A (sl) 2003-01-06 2003-01-06 Izolacijski vmesnik s kapacitivno bariero in postopek prenosa signala s pomočjo takega izolacijskega vmesnika
SIP200300001 2003-01-06

Publications (2)

Publication Number Publication Date
CN1720699A CN1720699A (zh) 2006-01-11
CN100588189C true CN100588189C (zh) 2010-02-03

Family

ID=32710090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03825769A Expired - Lifetime CN100588189C (zh) 2003-01-06 2003-03-04 带有容性势垒的隔离接口以及通过这种隔离接口发送信号的方法

Country Status (10)

Country Link
US (1) US6819169B1 (zh)
EP (1) EP1582039B1 (zh)
JP (1) JP4404778B2 (zh)
KR (1) KR100943865B1 (zh)
CN (1) CN100588189C (zh)
AU (1) AU2003214790A1 (zh)
DE (1) DE60333593D1 (zh)
MX (1) MXPA05007298A (zh)
SI (1) SI21435A (zh)
WO (1) WO2004062221A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535262B2 (en) * 2004-10-19 2009-05-19 International Rectifier Corporation High voltage level shifting by capacitive coupling
US7808062B2 (en) * 2005-12-16 2010-10-05 Nve Corporation Signal isolator linear receiver
US7732889B2 (en) * 2007-05-24 2010-06-08 Akros Silicon Inc. Capacitor structure in a semiconductor device
US20080279288A1 (en) * 2007-05-11 2008-11-13 Philip John Crawley Digital Isolator Interface with Process Tracking
SI22566A (sl) * 2007-06-21 2008-12-31 Vinko Kunc Izolirni vmesnik s kapacitivno bariero vsebujočim diferencirnim vezjem in postopek prenosa signalas pomočjo takega izolirnega vmesnika
US8055345B2 (en) 2007-08-31 2011-11-08 Proteus Biomedical, Inc. Self-referencing communication in implantable devices
US8095710B2 (en) * 2008-06-30 2012-01-10 Silicon Laboratories Inc. System and method of providing electrical isolation
US7804859B2 (en) * 2008-06-30 2010-09-28 Silicon Laboratories, Inc. System and method of providing electrical isolation
WO2011033528A2 (en) 2009-09-15 2011-03-24 Kpit Cummins Infosystems Limited Motor assistance for a hybrid vehicle
KR20120065413A (ko) 2009-09-15 2012-06-20 케이피아이티 커민즈 인포시스템즈 엘티디. 사용자 입력에 근거하여 하이브리드 차량에 대한 모터의 지원을 제공하는 방법
KR101897836B1 (ko) 2009-09-15 2018-09-12 케이피아이티 테크놀로지스 엘티디. 차량을 하이브리드 차량으로 변환하는 방법
US9227626B2 (en) 2009-09-15 2016-01-05 Kpit Technologies Limited Motor assistance for a hybrid vehicle based on predicted driving range
US8497700B2 (en) 2011-10-21 2013-07-30 Samsung Electro-Mechanics Systems and methods for propagating digital data across an isolation barrier
US8571093B1 (en) * 2012-04-24 2013-10-29 Nxp B.V. Communication interface for galvanic isolation
US8867592B2 (en) * 2012-05-09 2014-10-21 Nxp B.V. Capacitive isolated voltage domains
US10270630B2 (en) 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US10536309B2 (en) 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
EP3016336B1 (en) 2014-10-28 2020-01-15 ams AG Transceiver circuit and methods for tuning a communication system and for communication between transceivers
US9998301B2 (en) * 2014-11-03 2018-06-12 Analog Devices, Inc. Signal isolator system with protection for common mode transients
CN108900074B (zh) * 2018-07-17 2019-12-31 宋庆国 双边沿调制与解调的宽隙功率器件隔离驱动系统及方法
EP3846345B1 (en) * 2019-12-31 2022-08-03 Vddtech Fast digital isolator
CN111193507B (zh) * 2020-01-14 2023-08-11 苏州纳芯微电子股份有限公司 低抖动数字隔离器电路及包括其的数字隔离器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763340A (en) * 1983-12-22 1988-08-09 Sharp Kabushiki Kaisha Capacitive coupling type data transmission circuit for portable electronic apparatus
US4835486A (en) * 1986-04-28 1989-05-30 Burr-Brown Corporation Isolation amplifier with precise timing of signals coupled across isolation barrier
EP0973305A1 (en) * 1997-03-31 2000-01-19 Hitachi, Ltd. Modem using capacitive insulating barrier, insulating coupler, and integrated circuit used in the modem

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US681916A (en) * 1901-06-17 1901-09-03 Vernon Hoxie Feed mechanism for wire-fabric machines.
US4748419A (en) * 1986-04-28 1988-05-31 Burr-Brown Corporation Isolation amplifier with precise timing of signals coupled across isolation barrier
US5870046A (en) * 1997-04-22 1999-02-09 Silicon Laboratories Inc. Analog isolation system with digital communication across a capacitive barrier
US6198816B1 (en) * 1997-04-22 2001-03-06 Silicon Laboratories, Inc. Capacitively coupled ring detector with power provided across isolation barrier
US6137827A (en) * 1997-04-22 2000-10-24 Silicon Laboratories, Inc. Isolation system with digital communication across a capacitive barrier
US6359973B1 (en) * 1998-11-16 2002-03-19 Conexant Systems, Inc. Data access arrangement utilizing a serialized digital data path across an isolation barrier
US6728320B1 (en) * 1999-09-23 2004-04-27 Texas Instruments Incorporated Capacitive data and clock transmission between isolated ICs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763340A (en) * 1983-12-22 1988-08-09 Sharp Kabushiki Kaisha Capacitive coupling type data transmission circuit for portable electronic apparatus
US4835486A (en) * 1986-04-28 1989-05-30 Burr-Brown Corporation Isolation amplifier with precise timing of signals coupled across isolation barrier
EP0973305A1 (en) * 1997-03-31 2000-01-19 Hitachi, Ltd. Modem using capacitive insulating barrier, insulating coupler, and integrated circuit used in the modem

Also Published As

Publication number Publication date
MXPA05007298A (es) 2006-05-25
AU2003214790A1 (en) 2004-07-29
KR20050097932A (ko) 2005-10-10
WO2004062221A1 (en) 2004-07-22
EP1582039A1 (en) 2005-10-05
DE60333593D1 (de) 2010-09-09
JP4404778B2 (ja) 2010-01-27
JP2006515127A (ja) 2006-05-18
EP1582039B1 (en) 2010-07-28
KR100943865B1 (ko) 2010-02-24
US6819169B1 (en) 2004-11-16
CN1720699A (zh) 2006-01-11
SI21435A (sl) 2004-08-31

Similar Documents

Publication Publication Date Title
CN100588189C (zh) 带有容性势垒的隔离接口以及通过这种隔离接口发送信号的方法
JP4339546B2 (ja) 分離バリアを通過して論理信号を送信するアイソレータ
US7327298B2 (en) Gigabit ethernet line driver and hybrid architecture
US7639746B2 (en) Hybrid voltage/current-mode transmission line driver
CN103582853A (zh) 单端可配置多模式驱动器
CN101989908B (zh) 用于时序恢复的方法和设备
US20120176177A1 (en) Switch with improved edge rate control
US11870244B2 (en) Common-mode transient immunity (CMTI) circuit and method of operation therefor
CN109995356A (zh) 一种基于电容的信号隔离传输电路
US9929671B2 (en) Power converter in powered device of power-over-ethernet system and control method thereof
US7977989B2 (en) Method and apparatus for detecting and adjusting characteristics of a signal
CN109787614A (zh) 一种单脉冲产生电路和双向电平转换电路
CN114982134A (zh) 快速数字隔离器
US11994901B2 (en) Clock data recovery circuit
CA2343033C (en) Data pulse receiver
WO2007013339A1 (ja) 光受信装置、試験装置、光受信方法、試験方法、テストモジュール、及び半導体チップ
WO2007135491A1 (en) Lin network, integrated circuit and method therefor
Kim Design of CMOS adaptive-supply serial links
CN108710755B (zh) 一种bmc发送器
KR20200137687A (ko) 떨림 억제 회로를 포함하는 차량용 통신 시스템
JP2001156759A (ja) シリアル送受信回路
CN113131920A (zh) 快速低偏置电压的双向缓冲器
WO2020056200A1 (en) Low-power differential data transmission systems and methods
JP2001069180A (ja) 伝送速度検出回路及びデジタル伝送受信機
JPS62136941A (ja) 遅延装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: IDS MICROCHIP AG

Free format text: FORMER OWNER: VINKO KUNC

Effective date: 20130716

Free format text: FORMER OWNER: ANDREJ VODOPIVEC

Effective date: 20130716

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130716

Address after: Swiss Wollerau

Patentee after: IDS microchip Corp.

Address before: Slovenia Ljubljana

Patentee before: Venko Kunz

Patentee before: Andre Vodopivets

ASS Succession or assignment of patent right

Owner name: AMS INTERNATIONAL LTD.

Free format text: FORMER OWNER: IDS MICROCHIP AG

Effective date: 20140512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140512

Address after: Rui Perth, tura

Patentee after: AMS INTERNATIONAL AG

Address before: Swiss Wollerau

Patentee before: IDS microchip Corp.

CX01 Expiry of patent term

Granted publication date: 20100203

CX01 Expiry of patent term