CN113131920A - 快速低偏置电压的双向缓冲器 - Google Patents

快速低偏置电压的双向缓冲器 Download PDF

Info

Publication number
CN113131920A
CN113131920A CN202110385965.7A CN202110385965A CN113131920A CN 113131920 A CN113131920 A CN 113131920A CN 202110385965 A CN202110385965 A CN 202110385965A CN 113131920 A CN113131920 A CN 113131920A
Authority
CN
China
Prior art keywords
voltage signal
input
output
voltage
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110385965.7A
Other languages
English (en)
Other versions
CN113131920B (zh
Inventor
周咏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Priority to CN202110385965.7A priority Critical patent/CN113131920B/zh
Publication of CN113131920A publication Critical patent/CN113131920A/zh
Priority to US17/700,801 priority patent/US11616499B2/en
Application granted granted Critical
Publication of CN113131920B publication Critical patent/CN113131920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

公开了一种双向缓冲器，包括接收输入电压信号的输入端，提供输出电压信号的输出端，其中输出电压信号跟随输入电压信号。该双向缓冲器还包括第一运算放大器和第二运算放大器，其中第一运算放大器接收输入电压信号以及输出电压信号，并控制输出电压信号和输入电压信号两者的电压差为第一偏置电压。第二运算放大器，接收输入电压信号以及输出电压信号，并控制输出电压信号和输入电压信号两者的电压差为第二偏置电压，第二偏置电压小于第一偏置电压。其中，当输出电压信号和输入电压信号两者的电压差减小到第一偏置电压时，第一运算放大器停止工作。

Description

快速低偏置电压的双向缓冲器
技术领域
本发明涉及缓冲器，尤其涉及双向缓冲器，即数字信号可以从缓冲器的输入端传输到输出端，也可以从输出端传输到输入端。
背景技术
双向缓冲器广泛的应用于采用I2C协议的总线系统，PMBUS协议的总线系统以及SMBUS协议的总线系统中用于传输时钟信号以及数字信号，无论是I2C总线系统，PMBUS总线系统还是SMBUS总线系统对信号的传输都有协议标准，缓冲器的设计要满足这些协议标准。随着多级缓冲器的串联应用越来越多，对于缓冲器来说，既要求输出电压信号能快速的跟随输入电压信号，即缓冲器具有快的响应速度，又要求输出电压信号和输入电压信号两者之间为防止锁死而设置的偏置电压越小越好。
因此，需要一种输出电压信号能快速跟随输入电压信号的变化且输出电压信号和输入电压信号之间的偏置电压较小的缓冲器。
发明内容
本发明一实施例提出了一种双向缓冲器，包括：输入端，接收输入电压信号；输出端，输出输出电压信号，其中输出电压信号跟随输入电压信号；第一驱动开关，具有第一端，第二端和驱动端，其中第一端耦接于输出端；第二驱动开关，具有第一端，第二端和驱动端，其中第一端耦接于输出端；第一开关，具有第一端和第二端，其中第一开关的第一端耦接于第一驱动开关的第二端以及第二驱动开关的第二端，第一开关的第二端耦接于参考地；第一比较器，将输入电压信号和第一电压阈值和第二电压阈值进行比较，从而控制第一开关的导通和断开，其中当输入电压信号上升到第一电压阈值时，第一开关断开，当输入电压信号下降到第二电压阈值时，第一开关导通；第一运算放大器，接收输入电压信号以及输出电压信号，并生成第一控制信号到第一驱动开关的驱动端以控制输出电压信号和输入电压信号两者的电压差为第一偏置电压；以及第二运算放大器，接收输入电压信号以及输出电压信号，并生成第二控制信号到第二驱动开关的驱动端以控制输出电压信号和输入电压信号两者的电压差为第二偏置电压，其中第二偏置电压小于第一偏置电压。
根据本发明提供的双向缓冲器，一方面输出电压信号在低电位时的电压值和输入电压信号在低电位时的电压值两者之间的电压差很小，即缓冲器的串联能力更强，另一方面，输出电压信号可以快速的跟随输入电压信号，即缓冲器的高频特性好。
附图说明
为了更好的理解本发明，将根据以下附图对本发明的实施例进行描述，这些附图仅用于示例。附图通常仅示出实施例中的部分特征，并且附图不一定是按比例绘制的。
图1给出了双向缓冲器的串并联连接的示意图。
图2给出了理想情况下采用图1所示的两级串联缓冲器结构在输入电压信号INPUT从逻辑高电位跳变成逻辑低时一阶输出电压信号OUTPUT1以及二阶输出电压信号OUTPUT2的波形图。
图3给出了现有的两级串联缓冲器电路的输入电压信号INPUT，一阶输出电压信号OUTPUT1以及二阶输出电压信号OUTPUT2。
图4给出了现有缓冲器在输入电压信号INPUT从逻辑低电位跳变成逻辑高时输出电压信号OUTPUT波形图。
图5给出了根据本发明一实施例的缓冲器500的电路图。
图6给出了图5所示的缓冲器500中第一传输电路51的电路示意图。
图7给出了图6所示的第一传输电路51在输入端接收的输入电压信号INPUT从逻辑低电位跳变到逻辑高电位时输出电压信号OUTPUT的波形图。
图8给出了图6所示的第一传输电路51在输入端接收的输入电压信号INPUT从逻辑高电位跳变到逻辑低电位时输出电压信号OUTPUT的波形图。
不同示意图中的相同的附图标记表示相同或者相似的部分或特征。
具体实施方式
下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是，不必采用这些特定细节来实行本发明。在其它实施例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
在本公开的说明书及权利要求书中，若采用了诸如“左、右、内、外、上、下、之上、之下”等一类词，均只是为了便于描述，而不表示组件/结构的必然或者永久的相对位置。本领域的技术人员应该理解这类词在合适的情况下是可以互换的，例如，以使的本公开的实施例可以在不同于本说明书描绘的方向下仍可以运作。在本公开的上下文中，将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者他们之间可以存在居中层/元件。此外“耦接”一词意味着以直接或者间接的电气的或者非电气的方式连接。“一个/这个/那个”并不用于特指单数，而可能涵盖复数形式。整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”、“示例”不一定都指同一个实施例或者示例。本领域普通技术人员应该理解，在本公开说明书的一个或者多个实施例中公开的各个具体特征、结构或者参数、步骤等可以以任何合适的方式组合。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图1给出了双向缓冲器的串联以及并联连接的示意图。主设备经串联的缓冲器A和缓冲器B将输入电压信号INPUT传递到从设备11。主设备经串联的缓冲器A和缓冲器C将输入电压信号INPUT传递到从设备12，即一个系统通过采用串联或者并联缓冲器的方式，可以灵活的配置主设备和从设备。在图1中，输入电压信号INPUT经过缓冲器A生成一阶输出电压信号OUTPUT1，一阶输出电压信号OUTPUT1经过缓冲器B生成二阶输出电压信号OUTPUT2。
图2给出了理想情况下采用图1所示的两级串联缓冲器结构在输入电压信号INPUT从逻辑高电位跳变成逻辑低时一阶输出电压信号OUTPUT1以及二阶输出电压信号OUTPUT2的波形图。由于不可避免的传输延迟，一阶输出电压信号OUTPUT1和输入电压信号INPUT之间具有延迟时间TD，且为了防止锁死，一阶输出电压信号OUTPUT1在低电位时的电压比输入电压信号INPUT在低电位时的电压高偏置电压ΔV。基于相同的工作原理，二阶输出电压信号OUTPUT2和一阶输出电压信号OUTPUT1之间具有延迟时间TD，二阶输出电压信号OUTPUT2在低电位时的电压比一阶输出电压信号OUTPUT1在低电位时的电压高偏置电压ΔV。从图2可以看出，二阶输出电压信号OUTPUT2在低电位时的电压比输入电压信号INPUT在低电位时的电压高2*ΔV，二阶输出电压信号OUTPUT2和输入电压信号INPUT之间的传输延迟是2*TD。因此偏置电压ΔV以及延迟时间TD的大小，是缓冲器的基本性能指标，决定了可以串联的缓冲器的个数以及缓冲器的频率特性。
图3给出了现有的采用两级串联缓冲器结构在输入电压信号INPUT从逻辑高电位跳变成逻辑低时一阶输出电压信号OUTPUT1以及二阶输出电压信号OUTPUT2的波形图。在保证一阶输出电压信号OUTPUT1和输入电压信号INPUT之间的延迟时间TD比较小，以及一阶输出电压信号OUTPUT1在低电位时的电压值和输入电压信号INPUT在低电位时的电压值两者之间的偏置电压ΔV比较小的情况下，一阶输出电压信号OUTPUT1从高电位向低电位跳变时不可以避免的发生震荡，一阶输出电压信号OUTPUT1的震荡在生成二阶输出电压信号OUTPUT2会进一步放大，容易引起误触发，因此需要一种缓冲器可以在保证延迟时间TD，偏置电压ΔV比较小的情况下，避免输出电压信号OUTPUT出现震荡。
图4给出了现有缓冲器在输入电压信号INPUT从逻辑低电位跳变成逻辑高时输出电压信号OUTPUT波形图。从图4中可以看出，当输入电压信号INPUT升高时，若缓冲器的下拉能力过强，输出电压信号OUTPUT会被下拉，从而导致输入电压信号INPUT又再次被输出电压信号OUTPUT下拉，从而引起误触发。
图5给出了根据本发明一实施例的缓冲器500的电路图。缓冲器500包括输入端接收输入电压信号INPUT，输出端提供输出电压信号OUTPUT以及第一传输电路51和第二传输电路52。输入端通过第一电阻R1耦接于第一电源VBUS1，输出端通过第二电阻R2耦接于第二电源VBUS2。在一实施例中，第一电源VBUS1的电压和第二电源VBUS2的电压不同。在图5中，输入端还通过第一电容C1耦接于参考地，输出端还通过第二电容C2耦接于参考地。需要注意的是，缓冲器500的输入端和输出端只是为了便于描述，在实际使用过程中，输入端可以将其接收的信号通过第一传输电路51传输到输出端，输出端的也可以将其接收的信号通过第二传输电路52传输到输入端。
图6给出了图5所示的缓冲器500中第一传输电路51的电路示意图。第一传输电路51具有第一驱动开关M1，第二驱动开关M2，第一开关S1，第一比较器COM1，第一运算放大器AMP1和第二运算放大器AMP2。第一驱动开关M1具有第一端和第二端，其中第一驱动开关M1的第一端耦接于第一传输电路51的输入端A。第二驱动开关M2具有第一端和第二端，其中第二驱动开关M2的第一端耦接于第一传输电路51的输出端B。第一开关S1具有第一端和第二端，第一开关S1的第一端耦接于第一驱动开关M1的第二端和第二驱动开关M2的第二端，第一开关S1的第二端耦接于参考地。第一比较器COM1接收输入电压信号INPUT，并将输入电压信号INPUT和第一电压阈值VHL以及第二电压阈值VL分别进行比较，并生成第一比较信号CTRL1控制第一开关S1的导通和断开。其中当输入电压信号INPUT上升到第一电压阈值VHL时，第一比较信号CTRL1控制第一开关S1断开，当输入电压信号INPUT下降到第二电压阈值VL时，第一比较信号CTRL1控制第一开关S1导通。在一实施例中，第一电压阈值VHL在0.4V-0.6V之间，第二电压阈值VL在0.8V-1V之间。第一运算放大器AMP1，具有第一输入端耦接于第一传输电路51的输入端A以接收输入电压信号INPUT，第二输入端接收输出电压信号OUTPUT，并生成第一控制信号VG1控制第一驱动开关M1使得输出电压信号OUTPUT和输入电压信号INPUT两者的电压差接近第一偏置电压VB1。第二运算放大器AMP2，具有第一输入端接收输入电压信号INPUT，第二输入端接收输出电压信号OUTPUT，并生成第二控制信号VG2控制第二驱动开关M2使得输出电压信号OUTPUT和输入电压信号INPUT两者的电压差为第二偏置电压VB2，第二偏置电压VB2小于第一偏置电压VB1，其中当输出电压信号OUTPUT和输入电压信号INPUT两者的电压差减小到第一偏置电压VB1时，第一运算放大器AMP1停止工作。
当第一运算放大器AMP1停止工作时，为了减小由于第一运算放大器AMP1停止工作导致的输出电压信号OUTPUT的震荡，第二运算放大器AMP2输出的第二控制信号VG2被嵌位在固定值一段预设时长。第二运算放大器AMP2控制第二驱动开关M2使得输出电压信号OUTPUT和输入电压信号INPUT两者的电压差为第二偏置电压VB2，其中第二偏置电压VB2小于第一偏置电压VB1。在一实施例中，预设时长在100ns-500ns之间，在另一实施例中，预设时长用户可以自定义设计。在一实施例中，第一偏置电压VB1在150mV-250mV之间，第二偏置电压VB2在50mV-150mV之间。
继续图5的说明，第一传输电路51还包括第三驱动开关M3，第二开关S2和第二比较器COM2。第三驱动开关M3具有第一端，第二端和驱动端，其中第一端耦接于第一传输电路51的输出端B。第二开关S2具有第一端和第二端，第二开关S2的第一端耦接于第三驱动开关M3的第二端，第二开关S2的第二端耦接于参考地。第二比较器COM2，接收输入电压信号INPUT，并将输入电压信号INPUT和第三电压阈值VHH以及第二电压阈值VL进行比较，从而控制第二开关S2的导通和断开，其中当输入电压信号INPUT上升到第三电压阈值VHH时，第二比较信号CTRL2控制第二开关S2断开，当输入电压信号INPUT下降到第二电压阈值VL时，第二比较信号CTRL2控制第二开关S2导通，其中第三电压阈值VHH大于第一电压阈值VHL。在一实施例中，第三电压阈值VHH在1.2V-1.4V之间。因为第二传输电路52和第一传输电路51的电路结构一样，此处不再对第二传输电路52重复描述。
在图6所示的实施例中，第一运算放大器AMP1的带宽大于第二运算放大器AMP2的带宽，由于运算放大器的增益和带宽的乘积是恒定的，运算放大器的带宽越高，其能够处理的信号的频率越高，即具有更快的相应速度，所以第一运算放大器AMP1的瞬态响应速度更快。
图7给出了图5所示的第一传输电路51在输入端A接收的输入电压信号INPUT从逻辑低电位跳变到逻辑高电位时输出电压信号OUTPUT的波形图。在时刻ta之前，输入电压信号INPUT和输出电压信号OUTPUT都处于逻辑低电位，两者的电压差为第二偏置电压VB2。在时刻ta，输入电压信号INPUT开始升高，从时刻ta到时刻tb这段时间，输出电压信号OUTPUT的上升斜率由输出端B耦接的第二电阻R2以及第二电容C2决定。输出电压信号OUTPUT在时刻tb上升到与输入电压信号INPUT的电压差等于第二偏置电压VB2，第二运算放大器AMP2开始嵌位输出电压信号OUTPUT，使得输出电压信号OUTPUT和输入电压信号INPUT两者之间的电压差保持在第二偏置电压VB2，因此从时刻tb到时刻tc这段时间，输出电压信号OUTPUT和输入电压信号INPUT两者的电压差保持在第二偏置电压VB2。在时刻tc，输入电压信号INPUT上升到第一电压阈值VHL，第一开关S1断开，第二运算放大器AMP2通过第二控制信号VG2控制第三驱动开关M3使得输出电压信号OUTPUT和输入电压信号INPUT两者的差等于第二偏置电压VB2。从时刻tc到时刻td这段时间，第一驱动开关M1和第二驱动开关M2的下拉功能因第一开关S1的断开而消失，因此输出电压信号OUTPUT不会出现如图4所示的被输入电压信号INPUT过度拉低的情况，避免了震荡。从时刻tc到时刻td，第二运算放大器AMP2控制输出电压信号OUTPUT和输入电压信号INPUT两者的电压差等于第二偏置电压VB2。在时刻td，输入电压信号INPUT上升到第三电压阈值VHH，第二开关S2断开。在时刻td之后输出电压信号OUTPUT的上升斜率由输出端B耦接的第二电阻R2以及第二电容C2决定。
图8给出了图5所示的第一传输电路51在输入端A接收的输入电压信号INPUT从逻辑高电位跳变到逻辑低电位时输出电压信号OUTPUT的波形图。输入电压信号INPUT从时刻t0开始减小，在时刻t1，输入电压信号INPUT减小到第二电压阈值VL，第一比较器COM1输出第一比较信号CTRL1将第一开关S1导通，第二比较器COM2输出第二比较信号CTRL2将第二开关S2导通。因为第一运算放大器AMP1高带宽的特点，第一运算放大器AMP1快速响应将输出电压信号OUTPUT拉低，输出电压信号OUTPUT和输入电压信号INPUT之间的延迟时间TD很短。在时刻t2，输出电压信号OUPUT和输入电压信号INPUT两者的电压差等于第一偏置电压VB1，第一运算放大器AMP1停止工作。第一运算放大器AMP1停止工作后，第二运算放大器AMP2输出的第二控制信号VG2被嵌位在固定值一段预设时长TS(从时刻t2到时刻t3)，输出电压信号OUTPUT在时刻t3后缓慢减小。在图7中，从时刻t3到时刻t4之间输出电压信号OUTPUT的下降斜率(受第一运算放大器AMP1控制)小于从时刻t1到时刻t2之间输出电压信号OUTPUT的下降斜率(受第二运算放大器AMP2控制)，即时刻t3到时刻t4之间输出电压信号OUTPUT减小速度小于时刻t1到时刻t2之间输出电压信号OUTPUT的减小速度。在时刻t4，输出电压信号OUTPUT下降到与输入电压信号INPUT两者的电压差为第二偏置电压VB2。
采用本发明中的双向缓冲器，一方面，输出电压信号OUTPUT在低电位时的电压值和输入电压信号INPUT在低电位时的电压值两者之间的电压差很小，即缓冲器串联能力更强，另一方面，输出电压信号OUTPUT可以快速的跟随输入电压信号INPUT，即缓冲器的高频特性好。
上述的一些特定实施例仅仅以示例性的方式对本发明实施例的高压期间及其制造方法进行了说明。这些实施例不是完全详尽的，并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的，其它可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其它变化和修改并不超出本发明的精神和权利要求限定的保护范围。

Claims (11)

1.一种双向缓冲器，包括：
输入端，接收输入电压信号；
输出端，输出输出电压信号，其中输出电压信号跟随输入电压信号；
第一驱动开关，具有第一端，第二端和驱动端，其中第一端耦接于输出端；
第二驱动开关，具有第一端，第二端和驱动端，其中第一端耦接于输出端；
第一开关，具有第一端和第二端，其中第一开关的第一端耦接于第一驱动开关的第二端以及第二驱动开关的第二端，第一开关的第二端耦接于参考地；
第一比较器，将输入电压信号和第一电压阈值和第二电压阈值进行比较，从而控制第一开关的导通和断开，其中当输入电压信号上升到第一电压阈值时，第一开关断开，当输入电压信号下降到第二电压阈值时，第一开关导通；
第一运算放大器，接收输入电压信号和输出电压信号，并生成第一控制信号到第一驱动开关的驱动端以控制输出电压信号和输入电压信号两者的电压差为第一偏置电压；以及
第二运算放大器，接收输入电压信号和输出电压信号，并生成第二控制信号到第二驱动开关的驱动端以控制输出电压信号和输入电压信号两者的电压差为第二偏置电压，其中第二偏置电压小于第一偏置电压。
2.如权利要求1所述的双向缓冲器，其中当输出电压信号和输入电压信号两者的电压差减小到第一偏置电压时，第一运算放大器停止工作。
3.如权利要求1所述的双向缓冲器，还包括：
第三驱动开关，具有第一端，第二端和驱动端，其中第一端耦接于输出端；
第二开关，具有第一端和第二端，其中第二开关的第一端耦接于第三驱动开关的第二端，第二开关的第二端耦接于参考地；以及
第二比较器，将输入电压信号和第二电压阈值以及第三电压阈值进行比较，从而控制第二开关的导通和断开，其中当输入电压信号上升到第三电压阈值时，第二开关断开，当输入电压信号的下降到第二电压阈值时，第二开关导通，其中第三电压阈值大于第一电压阈值。
4.如权利要求3所述的双向缓冲器，其中第一电压阈值在0.4V-0.6V之间，第二电压阈值在0.8V-1V之间，第三电压阈值在1.2V-1.4V之间。
5.如权利要求1所述的双向缓冲器，其中第一运算放大器的带宽大于第二运算放大器的带宽。
6.如权利要求1所述的双向缓冲器，其中第一偏置电压在150mV-250mV之间，第二偏置电压在50mV-150mV之间。
7.如权利要求1所述的双向缓冲器，其中输入端通过第一电阻耦接于第一电源，输出端通过第二电阻耦接于第二电源。
8.如权利要求7所述的双向缓冲器，其中第一电源的电压等于第二电源的电压。
9.如权利要求1所述的双向缓冲器，其中输入端通过第一电容耦接于参考地，输出端通过第二电容耦接于参考地。
10.如权利要求1所述的双向缓冲器，其中当输出电压信号和输入电压信号两者的电压差减小到第一偏置电压时，第二控制信号被嵌位在固定值一段预设时长。
11.如权利要求10所述的双向缓冲器，其中预设时长在100ns到500ns之间。
CN202110385965.7A 2021-04-09 2021-04-09 快速低偏置电压的双向缓冲器 Active CN113131920B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110385965.7A CN113131920B (zh) 2021-04-09 2021-04-09 快速低偏置电压的双向缓冲器
US17/700,801 US11616499B2 (en) 2021-04-09 2022-03-22 Bi-directional buffer having a low bias voltage and a fast transient response

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110385965.7A CN113131920B (zh) 2021-04-09 2021-04-09 快速低偏置电压的双向缓冲器

Publications (2)

Publication Number Publication Date
CN113131920A true CN113131920A (zh) 2021-07-16
CN113131920B CN113131920B (zh) 2023-05-09

Family

ID=76775818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110385965.7A Active CN113131920B (zh) 2021-04-09 2021-04-09 快速低偏置电压的双向缓冲器

Country Status (2)

Country Link
US (1) US11616499B2 (zh)
CN (1) CN113131920B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859545A (en) * 1994-08-12 1999-01-12 Icl Systems Ab Bidirectional buffer
JP2000091901A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 出力バッファ回路および双方向バッファ並びに半導体集積回路
CN1324153A (zh) * 2000-05-16 2001-11-28 株式会社东芝 发光二极管和光发送接收模块
US20050116737A1 (en) * 2003-11-28 2005-06-02 Texas Instruments Incorporated Low noise output buffer
US20090153193A1 (en) * 2007-12-17 2009-06-18 Intersil Americas Inc. Bi-directional buffer with level shifting
JP2009171404A (ja) * 2008-01-18 2009-07-30 Rohm Co Ltd 双方向バッファおよびそれを用いたセレクタ
CN101826844A (zh) * 2010-05-06 2010-09-08 华为技术有限公司 一种功率放大器和基于功率放大器的信号放大方法
CN103199845A (zh) * 2012-01-09 2013-07-10 上海华虹集成电路有限责任公司 基于开漏总线的双向缓冲器
CN110867166A (zh) * 2018-08-27 2020-03-06 奕力科技股份有限公司 缓冲电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210184454A1 (en) * 2019-12-13 2021-06-17 Texas Instruments Incorporated Bandwidth-boosted bidirectional serial bus buffer circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859545A (en) * 1994-08-12 1999-01-12 Icl Systems Ab Bidirectional buffer
JP2000091901A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 出力バッファ回路および双方向バッファ並びに半導体集積回路
CN1324153A (zh) * 2000-05-16 2001-11-28 株式会社东芝 发光二极管和光发送接收模块
US20050116737A1 (en) * 2003-11-28 2005-06-02 Texas Instruments Incorporated Low noise output buffer
US20090153193A1 (en) * 2007-12-17 2009-06-18 Intersil Americas Inc. Bi-directional buffer with level shifting
JP2009171404A (ja) * 2008-01-18 2009-07-30 Rohm Co Ltd 双方向バッファおよびそれを用いたセレクタ
CN101826844A (zh) * 2010-05-06 2010-09-08 华为技术有限公司 一种功率放大器和基于功率放大器的信号放大方法
CN103199845A (zh) * 2012-01-09 2013-07-10 上海华虹集成电路有限责任公司 基于开漏总线的双向缓冲器
CN110867166A (zh) * 2018-08-27 2020-03-06 奕力科技股份有限公司 缓冲电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
陈帅等: "数据双向缓冲器IP核设计与仿真", 《工业仪表与自动化装置》 *
黄志正;杨;高茁;: "高速低功耗传输电路的时钟系统设计", 微电子学与计算机 *

Also Published As

Publication number Publication date
US11616499B2 (en) 2023-03-28
CN113131920B (zh) 2023-05-09
US20220329238A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
US11018577B2 (en) Charge pump circuit for providing voltages to multiple switch circuits
CN109964460B (zh) 具有自校准的电压模式串行解串器
US8436594B2 (en) Control circuit and method for a digital synchronous switching converter
JP4250634B2 (ja) データ通信装置、データ通信システム及びデータ通信方法
KR100496883B1 (ko) 전류 제어 피더블유엠 회로 및 이를 포함하는 클래스 디이앰프
CN110299830B (zh) 电压产生器
US8884680B2 (en) Signal electric potential conversion circuit
US7639038B2 (en) Terminating resistance adjusting method, semiconductor integrated circuit and semiconductor device
US7187197B2 (en) Transmission line driver
US20060028253A1 (en) Power-on reset circuit
US20100134197A1 (en) Oscillator having feedback path which is capable of supplying reduced voltage potential to oscillation circuit
US8786321B2 (en) Power harvesting in open drain transmitters
US6583629B1 (en) Magnetic digital signal coupler monitor
US6414517B1 (en) Input buffer circuits with input signal boost capability and methods of operation thereof
US7728678B2 (en) Semiconductor device outputting oscillation signal
US20080186075A1 (en) Level shifter of semiconductor device and method for controlling duty ratio in the device
CN113131920B (zh) 快速低偏置电压的双向缓冲器
US6894574B2 (en) CR oscillation circuit
EP1109317A1 (en) A controller oscillator system and method
CN211791469U (zh) 振荡器电路及开关霍尔传感器
KR20040073300A (ko) 서로 상보인 두 개의 클럭 신호를 이용하여 통신을 행하는통신 장치
JP2002124857A (ja) 信号補償回路及び復調回路
US6940329B2 (en) Hysteresis circuit used in comparator
US20040153680A1 (en) Data communication apparatus and method for data communication
US20030117180A1 (en) Frequency multiplying circuitry with a duty ratio varying little

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant