JPH08228142A - 信号レベルシフト装置 - Google Patents
信号レベルシフト装置Info
- Publication number
- JPH08228142A JPH08228142A JP7033191A JP3319195A JPH08228142A JP H08228142 A JPH08228142 A JP H08228142A JP 7033191 A JP7033191 A JP 7033191A JP 3319195 A JP3319195 A JP 3319195A JP H08228142 A JPH08228142 A JP H08228142A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- level
- resistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 一定の電圧値をシフトし、且つジッタ等の影
響を受けずらい信号レベルシフト装置を提供する。 【構成】 出力段がエミッタ・ホロワから構成され、入
力信号を増幅するバイポーラ・トランジスタ回路１０
と、ダイオードＤ１，Ｄ２，Ｄｎと抵抗Ｒ２１との直列
回路から構成され、バイポーラ・トランジスタ回路１０
の出力端に接続されたレベルシフト回路２０と、ＭＯＳ
ＦＥＴから構成され、ダイオードＤ１，Ｄ２，Ｄｎと抵
抗Ｒ２１との接続点からの信号を入力して増幅するカレ
ント・ミラー回路３０とを有する。
響を受けずらい信号レベルシフト装置を提供する。 【構成】 出力段がエミッタ・ホロワから構成され、入
力信号を増幅するバイポーラ・トランジスタ回路１０
と、ダイオードＤ１，Ｄ２，Ｄｎと抵抗Ｒ２１との直列
回路から構成され、バイポーラ・トランジスタ回路１０
の出力端に接続されたレベルシフト回路２０と、ＭＯＳ
ＦＥＴから構成され、ダイオードＤ１，Ｄ２，Ｄｎと抵
抗Ｒ２１との接続点からの信号を入力して増幅するカレ
ント・ミラー回路３０とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、ＥＣＬ、ＣＭＯＳ等の
異なるデバイス間の信号レベルをシフトする装置に関
し、特に通信システムのおける交換装置や伝送装置に適
用されるものである。
異なるデバイス間の信号レベルをシフトする装置に関
し、特に通信システムのおける交換装置や伝送装置に適
用されるものである。
【０００２】
【従来の技術】図２は従来の信号レベルシフト装置の構
成を示した回路図である。この装置においては、信号レ
ベルシフト回路４０は、バイポーラ・トランジスタ回路
１０とカレント・ミラー回路３０との間に設けられてい
る。信号レベルシフト回路４０は、電源電圧ＶＣＣと接
地の間に抵抗Ｒ１１，Ｒ１２，Ｒ１３が直列に接続され
て構成されており、抵抗Ｒ１１とＲ１２のと接続点ａ
は、バイポーラ・トランジスタ回路１０の出力端子に接
続されている。また、抵抗Ｒ１２とＲ１３との接続点ｂ
は、カレント・ミラー回路３０の入力端子に接続されて
いる。
成を示した回路図である。この装置においては、信号レ
ベルシフト回路４０は、バイポーラ・トランジスタ回路
１０とカレント・ミラー回路３０との間に設けられてい
る。信号レベルシフト回路４０は、電源電圧ＶＣＣと接
地の間に抵抗Ｒ１１，Ｒ１２，Ｒ１３が直列に接続され
て構成されており、抵抗Ｒ１１とＲ１２のと接続点ａ
は、バイポーラ・トランジスタ回路１０の出力端子に接
続されている。また、抵抗Ｒ１２とＲ１３との接続点ｂ
は、カレント・ミラー回路３０の入力端子に接続されて
いる。
【０００３】図２の信号レベルシフト装置においては、
バイポーラ・トランジスタ回路１０はその入力端子に信
号を入力すると、その信号は増幅された後に、信号レベ
ルシフト回路４０の入力端子である接続点ａに出力さ
れ、信号レベルシフト回路４０において抵抗Ｒ１１，Ｒ
１２，Ｒ１３により分圧される。その分圧されてレベル
シフトされた信号は接続点ｂを介してカレント・ミラー
回路３０に入力されて増される。以上のようにして、バ
イポーラ・トランジスタ回路１０の入力信号はレベルシ
フトされてカレトミラー回路３０の出力端子に現れる。
バイポーラ・トランジスタ回路１０はその入力端子に信
号を入力すると、その信号は増幅された後に、信号レベ
ルシフト回路４０の入力端子である接続点ａに出力さ
れ、信号レベルシフト回路４０において抵抗Ｒ１１，Ｒ
１２，Ｒ１３により分圧される。その分圧されてレベル
シフトされた信号は接続点ｂを介してカレント・ミラー
回路３０に入力されて増される。以上のようにして、バ
イポーラ・トランジスタ回路１０の入力信号はレベルシ
フトされてカレトミラー回路３０の出力端子に現れる。
【０００４】
【発明が解決しようとする課題】従来の信号レベルシフ
ト装置は、上述のように構成されて動作するが、次のよ
うな問題点がある。 (1) 信号レベルシフト回路４０は抵抗分割によってレベ
ル変換を行っているため、その出力信号の振幅は、入力
信号の振幅に対して一定の割合だけレベルシフトされ、
一定の振幅値をレベルシフトすることができず、本来の
所望する信号レベルが得られず、適切なレベルシフトが
なされない。 (2) 出力信号（接続点ｂにおける信号）は抵抗分割によ
ってレベル変換が行われるために、ジッタ等の影響を受
けやすい。
ト装置は、上述のように構成されて動作するが、次のよ
うな問題点がある。 (1) 信号レベルシフト回路４０は抵抗分割によってレベ
ル変換を行っているため、その出力信号の振幅は、入力
信号の振幅に対して一定の割合だけレベルシフトされ、
一定の振幅値をレベルシフトすることができず、本来の
所望する信号レベルが得られず、適切なレベルシフトが
なされない。 (2) 出力信号（接続点ｂにおける信号）は抵抗分割によ
ってレベル変換が行われるために、ジッタ等の影響を受
けやすい。
【０００５】
【課題を解決するための手段】本発明に係る信号レベル
シフト装置は、入力信号を増幅して出力する駆動回路
と、定電圧素子と抵抗との直列回路から構成され、駆動
回路の出力端に接続されたレベルシフト回路と、レベル
シフト回路の定電圧素子と抵抗との接続点からの信号を
入力して増幅し、レベルシフトされた信号を出力する増
幅回路とを有する。
シフト装置は、入力信号を増幅して出力する駆動回路
と、定電圧素子と抵抗との直列回路から構成され、駆動
回路の出力端に接続されたレベルシフト回路と、レベル
シフト回路の定電圧素子と抵抗との接続点からの信号を
入力して増幅し、レベルシフトされた信号を出力する増
幅回路とを有する。
【０００６】
【作用】本発明においては、入力信号は駆動回路により
増幅された後にレベルシフト回路に入力し、レベルシフ
ト回路においてはその定電圧素子によってレベルシフト
され、そのレベルシフトされた信号は増幅回路により増
幅されて出力される。このように定電圧素子によってレ
ベルシフトされるので、入力信号の振幅に関係なく一定
の振幅値だけシフトされる。
増幅された後にレベルシフト回路に入力し、レベルシフ
ト回路においてはその定電圧素子によってレベルシフト
され、そのレベルシフトされた信号は増幅回路により増
幅されて出力される。このように定電圧素子によってレ
ベルシフトされるので、入力信号の振幅に関係なく一定
の振幅値だけシフトされる。
【０００７】
（実施例の構成）図１は本発明の一実施例に係る信号レ
ベルシフト装置の構成を示す回路図である。信号レベル
シフト回路２０は、バイポーラ・トランジスタ回路１０
の出力トランジスタ１２とカレント・ミラー回路３０と
の間に接続されている。この信号レベルシフト回路２０
は、相互に直列に接続された複数のダイオードＤ１，Ｄ
２，…Ｄｎと、抵抗Ｒ２１との直列回路から構成されて
おり、ダイオードＤ１のアノードが出力トランジスタ１
２のエミッタに接続され，ダイオードＤｎのカソードと
抵抗Ｒ２１の一方の端子との接続点がカレントミラー回
路３０の入力端子に接続され、抵抗Ｒ２１の他方の端子
が接地されている。なお、抵抗Ｒ２１の値は、出力トラ
ンジスタ１２が駆動されたときに流れる電流がその出力
トランジスタ１２及びダイオードＤ１，Ｄ２，…Ｄｎの
絶対定格値を超えないような値になるように設定する。
また、各ダイオードＤ１，Ｄ２，…Ｄｎの順方向立ち上
がり電圧は、流れる電流値が変動しても一般的には０．
６〜０．８Ｖの範囲に固定されており、その個数はレベ
ルシフト回路２０においてレベルシフトする電圧値に応
じて決められる。
ベルシフト装置の構成を示す回路図である。信号レベル
シフト回路２０は、バイポーラ・トランジスタ回路１０
の出力トランジスタ１２とカレント・ミラー回路３０と
の間に接続されている。この信号レベルシフト回路２０
は、相互に直列に接続された複数のダイオードＤ１，Ｄ
２，…Ｄｎと、抵抗Ｒ２１との直列回路から構成されて
おり、ダイオードＤ１のアノードが出力トランジスタ１
２のエミッタに接続され，ダイオードＤｎのカソードと
抵抗Ｒ２１の一方の端子との接続点がカレントミラー回
路３０の入力端子に接続され、抵抗Ｒ２１の他方の端子
が接地されている。なお、抵抗Ｒ２１の値は、出力トラ
ンジスタ１２が駆動されたときに流れる電流がその出力
トランジスタ１２及びダイオードＤ１，Ｄ２，…Ｄｎの
絶対定格値を超えないような値になるように設定する。
また、各ダイオードＤ１，Ｄ２，…Ｄｎの順方向立ち上
がり電圧は、流れる電流値が変動しても一般的には０．
６〜０．８Ｖの範囲に固定されており、その個数はレベ
ルシフト回路２０においてレベルシフトする電圧値に応
じて決められる。
【０００８】（実施例の動作）バイポーラ・トランジス
タ１０の出力トランジスタ１２の出力電圧は、レベルシ
フト回路２０に印加され、ダイオードＤ１，Ｄ２，…Ｄ
ｎ及び抵抗Ｒ２１に電流が流れる。このとき、信号レベ
ルシフト回路２０の入力端子ｃに供給された信号の振幅
は、複数のダイオードＤ１，Ｄ２，…Ｄｎの順方向立ち
上がり電圧によってレベルシフトされて、ダイオードＤ
ｎと抵抗Ｒ２１との接続点である出力端子ｄに出力され
る。カレントミラー回路３０はその出力端子ｄに出力さ
れた信号と基準電圧ＶＲＥＦとの差電圧を増幅して出力
端子から出力する。以上のようにして、バイポーラ・ト
ランジスタ回路１０の入力信号はレベルシフトされてカ
レトミラー回路３０の出力端子に現れる。例えば入力端
子ｃに４Ｖと３Ｖとの間で変化するクロック信号が現れ
た場合に、ダイオードＤ１，Ｄ２，…Ｄｎにより２Ｖレ
ベルシフトされると、端子ｂには２Ｖと１Ｖとの間で変
化するクロック信号が現れる。
タ１０の出力トランジスタ１２の出力電圧は、レベルシ
フト回路２０に印加され、ダイオードＤ１，Ｄ２，…Ｄ
ｎ及び抵抗Ｒ２１に電流が流れる。このとき、信号レベ
ルシフト回路２０の入力端子ｃに供給された信号の振幅
は、複数のダイオードＤ１，Ｄ２，…Ｄｎの順方向立ち
上がり電圧によってレベルシフトされて、ダイオードＤ
ｎと抵抗Ｒ２１との接続点である出力端子ｄに出力され
る。カレントミラー回路３０はその出力端子ｄに出力さ
れた信号と基準電圧ＶＲＥＦとの差電圧を増幅して出力
端子から出力する。以上のようにして、バイポーラ・ト
ランジスタ回路１０の入力信号はレベルシフトされてカ
レトミラー回路３０の出力端子に現れる。例えば入力端
子ｃに４Ｖと３Ｖとの間で変化するクロック信号が現れ
た場合に、ダイオードＤ１，Ｄ２，…Ｄｎにより２Ｖレ
ベルシフトされると、端子ｂには２Ｖと１Ｖとの間で変
化するクロック信号が現れる。
【０００９】なお、レベルシフト回路２０によってレベ
ルシフトする量は、バイポーラ・トランジスタ回路１０
から出力する信号の振幅の平均値（；２値信号の場合に
はＨレベルとＬレベルとの平均値）と、カレント・ミラ
ー回路３０によって入力信号を識別できる信号の振幅の
平均値との差によって決定される。
ルシフトする量は、バイポーラ・トランジスタ回路１０
から出力する信号の振幅の平均値（；２値信号の場合に
はＨレベルとＬレベルとの平均値）と、カレント・ミラ
ー回路３０によって入力信号を識別できる信号の振幅の
平均値との差によって決定される。
【００１０】（実施例の効果）上述の実施例において
は、バイポーラ・トランジスタ回路１０の出力端子にダ
イオードと抵抗との直列回路を接続し、その出力端子に
現われた信号をダイオードの順方向立ち上がり電圧だけ
シフトするようにしたので、その出力端子に現われた信
号の振幅の大きさ如何に拘らず、一定の電圧がレベルシ
フトされ、ジッタ等の波形劣化も防ぐことができる。な
お、上述の実施例においては定電圧素子としてダイオー
ドの例を示したが、例えばツェナーダイオード等の定電
圧素子を用いても同様な効果が得られる。
は、バイポーラ・トランジスタ回路１０の出力端子にダ
イオードと抵抗との直列回路を接続し、その出力端子に
現われた信号をダイオードの順方向立ち上がり電圧だけ
シフトするようにしたので、その出力端子に現われた信
号の振幅の大きさ如何に拘らず、一定の電圧がレベルシ
フトされ、ジッタ等の波形劣化も防ぐことができる。な
お、上述の実施例においては定電圧素子としてダイオー
ドの例を示したが、例えばツェナーダイオード等の定電
圧素子を用いても同様な効果が得られる。
【００１１】
【発明の効果】以上詳細に説明したように本発明によれ
ば、定電圧素子を含んだレベルシフト回路によって入力
信号の振幅をシフトするようにしたので、一定の電圧値
がレベルシフトされ、また、ジッタ等の影響を受けずら
いという効果が得られている。そして、本発明は、伝送
装置又は交換装置において、ＥＣＬ、低振幅インタフェ
ース等、異なるデバイス間の信号振幅のシフトに特に有
用である。
ば、定電圧素子を含んだレベルシフト回路によって入力
信号の振幅をシフトするようにしたので、一定の電圧値
がレベルシフトされ、また、ジッタ等の影響を受けずら
いという効果が得られている。そして、本発明は、伝送
装置又は交換装置において、ＥＣＬ、低振幅インタフェ
ース等、異なるデバイス間の信号振幅のシフトに特に有
用である。
【図１】本発明の一実施例に係る信号レベルシフト装置
の構成を示す回路図である。
の構成を示す回路図である。
【図２】従来の信号レベルシフト装置の構成を示す回路
図である。
図である。
１０ バイポーラ・トランジスタ回路 ２０ 信号レベルシフト回路 ３０ カレントミラー回路
Claims (3)
- 【請求項１】 入力信号を増幅して出力する駆動回路
と、 定電圧素子と抵抗との直列回路から構成され、前記駆動
回路の出力端に接続されたレベルシフト回路と、 前記レベルシフト回路の前記定電圧素子と前記抵抗との
接続点からの信号を入力して増幅し、レベルシフトされ
た信号を出力する増幅回路とを有することを特徴とする
信号レベルシフト装置。 - 【請求項２】 出力段がエミッタ・ホロワから構成さ
れ、入力信号を増幅するバイポーラ・トランジスタ回路
と、 定電圧素子と抵抗との直列回路から構成され、前記バイ
ポーラ・トランジスタ回路の出力端に接続されたレベル
シフト回路と、 ＭＯＳＦＥＴから構成され、前記定電圧素子と抵抗との
接続点からの信号を入力して増幅するカレント・ミラー
回路とを有することを特徴とする信号レベルシフト装
置。 - 【請求項３】 前記定電圧素子は１又は複数のダイオー
ドからなることを特徴とする請求項１又は２記載の信号
レベルシフト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7033191A JPH08228142A (ja) | 1995-02-22 | 1995-02-22 | 信号レベルシフト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7033191A JPH08228142A (ja) | 1995-02-22 | 1995-02-22 | 信号レベルシフト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08228142A true JPH08228142A (ja) | 1996-09-03 |
Family
ID=12379603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7033191A Pending JPH08228142A (ja) | 1995-02-22 | 1995-02-22 | 信号レベルシフト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08228142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005109776A1 (en) * | 2004-05-11 | 2005-11-17 | Koninklijke Philips Electronics N. V. | Circuit arrangement and method of operating such circuit arrangement |
-
1995
- 1995-02-22 JP JP7033191A patent/JPH08228142A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005109776A1 (en) * | 2004-05-11 | 2005-11-17 | Koninklijke Philips Electronics N. V. | Circuit arrangement and method of operating such circuit arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3961280A (en) | Amplifier circuit having power supply voltage responsive to amplitude of input signal | |
| CA2355956A1 (en) | Level shift circuit | |
| US4896333A (en) | Circuit for generating a trapezoidal current waveform with matched rise and fall times | |
| US5754059A (en) | Multi-stage ECL-to-CMOS converter with wide dynamic range and high symmetry | |
| JPH022208A (ja) | クランプ容量性ブートストラップ回路を使用してｅｃｌ出力信号を結合する方法および装置 | |
| JPH02168722A (ja) | Ｔｔｌからｅｃｌへの入力変換器／ドライバ回路 | |
| EP0697766B1 (en) | Buffer circuit with wide dynamic range | |
| EP0382373A2 (en) | Nonlinear noninverting transimpedance amplifier | |
| JPH08228142A (ja) | 信号レベルシフト装置 | |
| US7501878B2 (en) | Amplitude setting circuit | |
| US5402013A (en) | Common mode logic multiplexer configuration | |
| JP2574844B2 (ja) | トリガ回路 | |
| US4816773A (en) | Non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| US6400181B1 (en) | Method and circuitry for the transmission of signals | |
| JP3008422B2 (ja) | Ｅｃｌ―ｃｍｏｓレベル変換回路 | |
| US6400184B1 (en) | Transistor output circuit | |
| US5869994A (en) | Level converter circuit converting input level into ECL-level against variation in power supply voltage | |
| EP0750392A2 (en) | A high voltage operational amplifier | |
| JP2531922B2 (ja) | 単極性符号・双極性符号変換回路 | |
| US6765449B2 (en) | Pulse width modulation circuit | |
| JP3217940B2 (ja) | Ｅｃｌ−ｔｔｌ変換回路 | |
| US4122362A (en) | Stepped pulse generator circuit | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2798010B2 (ja) | 差動デコード回路 | |
| KR100248613B1 (ko) | 오디오정보 멀티플렉싱회로 |