JP2531922B2 - 単極性符号・双極性符号変換回路 - Google Patents
単極性符号・双極性符号変換回路Info
- Publication number
- JP2531922B2 JP2531922B2 JP5155956A JP15595693A JP2531922B2 JP 2531922 B2 JP2531922 B2 JP 2531922B2 JP 5155956 A JP5155956 A JP 5155956A JP 15595693 A JP15595693 A JP 15595693A JP 2531922 B2 JP2531922 B2 JP 2531922B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- circuit
- amplifier circuit
- dummy
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、パッシブ・ダブル・ス
ター光加入者伝送システム、光インターコネクション装
置等のバースト信号伝送系の受信器に用いる自動識別レ
ベル制御回路に関する。
ター光加入者伝送システム、光インターコネクション装
置等のバースト信号伝送系の受信器に用いる自動識別レ
ベル制御回路に関する。
【０００２】
【従来の技術】バーストデータ用のディジタル光信号受
信器において、バースト内の１ビット目から自動識別レ
ベル制御（ＡＴＣ：オートマチック・スレッシュホルド
・コントロール）を行うＡＴＣ回路として、差動入出力
トランスインピーダンスアンプを２つのゲインに切り換
えて用いる単極性符号・双極性符号変換回路が知られて
いる。従来の単極性符号・双極性符号変換回路の回路例
と入出力波形を図面を参照して簡単に説明する。
信器において、バースト内の１ビット目から自動識別レ
ベル制御（ＡＴＣ：オートマチック・スレッシュホルド
・コントロール）を行うＡＴＣ回路として、差動入出力
トランスインピーダンスアンプを２つのゲインに切り換
えて用いる単極性符号・双極性符号変換回路が知られて
いる。従来の単極性符号・双極性符号変換回路の回路例
と入出力波形を図面を参照して簡単に説明する。
【０００３】図６は、単極性符号・双極性符号変換回路
の入出力波形を示す波形説明図、図７は、従来の単極性
符号・双極性符号変換回路の例を示す回路図である。図
７に示すように、差動アンプ回路１の逆相出力を正相入
力に帰還抵抗４を介して帰還し、正相出力を逆相入力に
ピーク検出回路２を経て帰還抵抗３を介して帰還してト
ランスインピーダンスアンプ回路を構成すると、同トラ
ンスインピーダンスアンプ回路は単極性符号・双極性符
号変換回路として動作することが知られており、米国特
許ＵＳ５０２５４５６で述べられている。
の入出力波形を示す波形説明図、図７は、従来の単極性
符号・双極性符号変換回路の例を示す回路図である。図
７に示すように、差動アンプ回路１の逆相出力を正相入
力に帰還抵抗４を介して帰還し、正相出力を逆相入力に
ピーク検出回路２を経て帰還抵抗３を介して帰還してト
ランスインピーダンスアンプ回路を構成すると、同トラ
ンスインピーダンスアンプ回路は単極性符号・双極性符
号変換回路として動作することが知られており、米国特
許ＵＳ５０２５４５６で述べられている。
【０００４】すなわち、図６に示すように、単極性符号
である正方向にのみ振幅Ｉi n で振れる電流パルスを入
力すると、正相出力として、正方向に振幅Ｖo u t + 、
負方向に振幅Ｖo u t - で振れる電圧パルスが得られ
る。ここで、正方向の振幅Ｖou t + と負方向の振幅Ｖ
o u t - が等しければ、出力電圧は双極性符号であると
いえる。従来例では、図７の回路は光受信器のプリアン
プ回路として用いられている。
である正方向にのみ振幅Ｉi n で振れる電流パルスを入
力すると、正相出力として、正方向に振幅Ｖo u t + 、
負方向に振幅Ｖo u t - で振れる電圧パルスが得られ
る。ここで、正方向の振幅Ｖou t + と負方向の振幅Ｖ
o u t - が等しければ、出力電圧は双極性符号であると
いえる。従来例では、図７の回路は光受信器のプリアン
プ回路として用いられている。
【０００５】同変換回路は微小な入力信号を扱うＤＣ結
合アンプ系のため、回路のバイアス電圧のオフセット量
の低減が重要である。正相出力と逆相出力との差電圧で
ある出力オフセット電圧を最小にするためには、差動ア
ンプ回路とピーク値検出回路の直流特性を等しくすれば
よい。図７に示す従来の例では、差動アンプ回路１の増
幅段とピーク検出回路２の増幅段を同一の回路構成とす
ることで差動アンプ回路１とピーク検出回路２の直流特
性をほぼ等しくしていた。
合アンプ系のため、回路のバイアス電圧のオフセット量
の低減が重要である。正相出力と逆相出力との差電圧で
ある出力オフセット電圧を最小にするためには、差動ア
ンプ回路とピーク値検出回路の直流特性を等しくすれば
よい。図７に示す従来の例では、差動アンプ回路１の増
幅段とピーク検出回路２の増幅段を同一の回路構成とす
ることで差動アンプ回路１とピーク検出回路２の直流特
性をほぼ等しくしていた。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
単極性符号・双極性符号変換回路では以下の問題点があ
った。
単極性符号・双極性符号変換回路では以下の問題点があ
った。
【０００７】差動アンプ回路１の出力段トランジスタ１
１３、１１４のベース・エミッタ間電圧と、ピーク値検
出回路２００の出力段トランジスタ２１３のベース・エ
ミッタ間電圧との間に２００ｍＶ程度の差があるため、
差動アンプ回路１とピーク値検出回路２の直流特性に２
００ｍＶ程度のミスマッチが生じている。しかもこのベ
ース・エミッタ間電圧が温度および電源電圧に依存し、
さらに、差動アンプ回路１の利得の温度依存性、電源電
圧依存性を持つため、出力オフセット電圧に温度依存性
および電源電圧依存性が生じ、単極性符号・双極性符号
変換回路のダイナミックレンジが３ｄＢ程度劣化すると
いう問題点があった。
１３、１１４のベース・エミッタ間電圧と、ピーク値検
出回路２００の出力段トランジスタ２１３のベース・エ
ミッタ間電圧との間に２００ｍＶ程度の差があるため、
差動アンプ回路１とピーク値検出回路２の直流特性に２
００ｍＶ程度のミスマッチが生じている。しかもこのベ
ース・エミッタ間電圧が温度および電源電圧に依存し、
さらに、差動アンプ回路１の利得の温度依存性、電源電
圧依存性を持つため、出力オフセット電圧に温度依存性
および電源電圧依存性が生じ、単極性符号・双極性符号
変換回路のダイナミックレンジが３ｄＢ程度劣化すると
いう問題点があった。
【０００８】図６に示す単極性符号・双極性符号変換回
路の出力波形においては、通常、負方向の振幅Ｖo u t
- は正方向の振幅Ｖo u t + よりも小さい。負方向の振
幅Ｖo u t - を正方向の振幅Ｖo u t + に近づけるため
には、差動アンプ回路１の入力抵抗値を帰還抵抗３、４
の値よりも十分高くすれば良い。従来例では、図７の回
路を光受信器のプリアンプとして用いるため、帰還抵抗
による熱雑音低減のため帰還抵抗値をできるだけ大きく
設定している。さらに、差動アンプ１の入力抵抗値を高
め、かつ、トランジスタ１０１、１０２のベース電流に
よる雑音を低減するためには、コレクタ抵抗１１１、１
１２の値を大きくすれば良い。しかしながら、同コレク
タ抵抗値を高くすると、帰還増幅回路系の最も低周波の
極と低周波側から２番目の極が接近して位相余裕が減少
する。したがって、差動アンプ回路１の入力抵抗と帰還
抵抗３、４の比と、帰還増幅回路系の位相余裕がトレー
ドオフの関係となり、差動アンプ回路１の入力抵抗と帰
還抵抗３、４の比が十分大きくとれないため、単極性符
号・双極性符号変換の精度が低い、すなわち、負方向の
振幅Ｖo u t - が正方向の振幅Ｖo u t + よりも小さく
なってしまうという問題点があった。また、その変換の
精度がトランジスタ１０１、１０２の電流幅率に大きく
依存性するという問題点があった。
路の出力波形においては、通常、負方向の振幅Ｖo u t
- は正方向の振幅Ｖo u t + よりも小さい。負方向の振
幅Ｖo u t - を正方向の振幅Ｖo u t + に近づけるため
には、差動アンプ回路１の入力抵抗値を帰還抵抗３、４
の値よりも十分高くすれば良い。従来例では、図７の回
路を光受信器のプリアンプとして用いるため、帰還抵抗
による熱雑音低減のため帰還抵抗値をできるだけ大きく
設定している。さらに、差動アンプ１の入力抵抗値を高
め、かつ、トランジスタ１０１、１０２のベース電流に
よる雑音を低減するためには、コレクタ抵抗１１１、１
１２の値を大きくすれば良い。しかしながら、同コレク
タ抵抗値を高くすると、帰還増幅回路系の最も低周波の
極と低周波側から２番目の極が接近して位相余裕が減少
する。したがって、差動アンプ回路１の入力抵抗と帰還
抵抗３、４の比と、帰還増幅回路系の位相余裕がトレー
ドオフの関係となり、差動アンプ回路１の入力抵抗と帰
還抵抗３、４の比が十分大きくとれないため、単極性符
号・双極性符号変換の精度が低い、すなわち、負方向の
振幅Ｖo u t - が正方向の振幅Ｖo u t + よりも小さく
なってしまうという問題点があった。また、その変換の
精度がトランジスタ１０１、１０２の電流幅率に大きく
依存性するという問題点があった。
【０００９】本発明は、ディジタル受信器の自動識別レ
ベル制御に用いる、高精度かつ低出力オフセットの単極
性符号・双極性符号変換回路を実現することを目的とし
ている。
ベル制御に用いる、高精度かつ低出力オフセットの単極
性符号・双極性符号変換回路を実現することを目的とし
ている。
【００１０】
【課題を解決するための手段】本発明の単極性符号・双
極性符号変換回路では、ピーク検出回路を、第２の差動
アンプ回路の正相出力を逆相入力に帰還して構成したボ
ルテージフォロワ回路とするとともに、逆相出力を帰還
抵抗を介して正相入力に帰還、正相出力をピーク検出回
路を経て帰還抵抗を介して逆相入力に帰還した第１の差
動アンプ回路の出力バイアスレベルと等しい電圧を発生
する第１のダミー差動アンプ回路と、正相出力を逆相入
力に帰還しない状態における第２の差動アンプの出力バ
イアスレベルと等しい電圧を発生する第２のダミー差動
アンプ回路と、第１のダミー差動アンプ回路と第２のダ
ミー差動アンプ回路の差電圧を増幅して第１の差動アン
プ回路と第１のダミー差動アンプ回路、もしくは第２の
差動アンプ回路と第２のダミー差動アンプ回路の直流動
作点調整入力部に帰還する第３の差動アンプ回路を備え
る。
極性符号変換回路では、ピーク検出回路を、第２の差動
アンプ回路の正相出力を逆相入力に帰還して構成したボ
ルテージフォロワ回路とするとともに、逆相出力を帰還
抵抗を介して正相入力に帰還、正相出力をピーク検出回
路を経て帰還抵抗を介して逆相入力に帰還した第１の差
動アンプ回路の出力バイアスレベルと等しい電圧を発生
する第１のダミー差動アンプ回路と、正相出力を逆相入
力に帰還しない状態における第２の差動アンプの出力バ
イアスレベルと等しい電圧を発生する第２のダミー差動
アンプ回路と、第１のダミー差動アンプ回路と第２のダ
ミー差動アンプ回路の差電圧を増幅して第１の差動アン
プ回路と第１のダミー差動アンプ回路、もしくは第２の
差動アンプ回路と第２のダミー差動アンプ回路の直流動
作点調整入力部に帰還する第３の差動アンプ回路を備え
る。
【００１１】本発明の単極性符号・双極性符号変換回路
では、第１のダミー差動アンプ回路と、第２のダミー差
動アンプ回路と、複数の単極性符号・双極性符号変換回
路とを１個の集積回路チップ内に集積化する。
では、第１のダミー差動アンプ回路と、第２のダミー差
動アンプ回路と、複数の単極性符号・双極性符号変換回
路とを１個の集積回路チップ内に集積化する。
【００１２】本発明の単極性符号・双極性符号変換回路
では、逆相出力を帰還抵抗を介して正相入力に帰還、正
相出力をピーク検出回路を経て帰還抵抗を介して逆相入
力に帰還した差動アンプの出力バイアスレベルと等しい
電圧を発生するダミー差動アンプ回路と、ピーク検出回
路の出力バイアスレベルと等しい電圧を発生するダミー
ピーク検出回路と、ダミー差動アンプ回路とダミーピー
ク検出回路の差電圧を増幅して差動アンプ回路とダミー
差動アンプ回路、もしくはピーク検出回路とダミーピー
ク検出回路の直流動作点調整入力部に帰還する差動アン
プ回路を備える。
では、逆相出力を帰還抵抗を介して正相入力に帰還、正
相出力をピーク検出回路を経て帰還抵抗を介して逆相入
力に帰還した差動アンプの出力バイアスレベルと等しい
電圧を発生するダミー差動アンプ回路と、ピーク検出回
路の出力バイアスレベルと等しい電圧を発生するダミー
ピーク検出回路と、ダミー差動アンプ回路とダミーピー
ク検出回路の差電圧を増幅して差動アンプ回路とダミー
差動アンプ回路、もしくはピーク検出回路とダミーピー
ク検出回路の直流動作点調整入力部に帰還する差動アン
プ回路を備える。
【００１３】本発明の単極性符号・双極性符号変換回路
では、ダミー差動アンプ回路と、ダミーピーク検出回路
と、複数の単極性符号・双極性符号変換回路とを１個の
集積回路チップ内に集積化する。
では、ダミー差動アンプ回路と、ダミーピーク検出回路
と、複数の単極性符号・双極性符号変換回路とを１個の
集積回路チップ内に集積化する。
【００１４】本発明の単極性符号・双極性符号変換回路
では、同単極性符号・双極性符号変換回路と直流特性の
等しいダミー単極性符号・双極性符号変換回路と、ダミ
ー単極性符号・双極性符号変換回路の正相出力と逆相出
力の差電圧を増幅して単極性符号・双極性符号変換回路
とダミー単極性符号・双極性符号変換回路のオフセット
調整入力部に帰還する差動アンプ回路を備える。
では、同単極性符号・双極性符号変換回路と直流特性の
等しいダミー単極性符号・双極性符号変換回路と、ダミ
ー単極性符号・双極性符号変換回路の正相出力と逆相出
力の差電圧を増幅して単極性符号・双極性符号変換回路
とダミー単極性符号・双極性符号変換回路のオフセット
調整入力部に帰還する差動アンプ回路を備える。
【００１５】本発明の単極性符号・双極性符号変換回路
では、ダミー単極性符号・双極性符号変換回路と、複数
の単極性符号・双極性符号変換回路とを１個の集積回路
チップ内に集積化する。
では、ダミー単極性符号・双極性符号変換回路と、複数
の単極性符号・双極性符号変換回路とを１個の集積回路
チップ内に集積化する。
【００１６】本発明の単極性符号・双極性符号変換回路
では、逆相出力を帰還抵抗を介して正相入力に帰還、正
相出力をピーク検出回路を経て帰還抵抗を介して逆相入
力に帰還した差動アンプ回路を、少なくとも入力バッフ
ァ段と増幅段の２段以上の段数で構成する。
では、逆相出力を帰還抵抗を介して正相入力に帰還、正
相出力をピーク検出回路を経て帰還抵抗を介して逆相入
力に帰還した差動アンプ回路を、少なくとも入力バッフ
ァ段と増幅段の２段以上の段数で構成する。
【００１７】本発明の単極性符号・双極性符号変換回路
では、差動アンプ回路の逆相出力を帰還抵抗を介して正
相入力に帰還、正相出力をピーク検出回路を経て帰還抵
抗を介して逆相入力に帰還した帰還増幅回路系の最も低
周波の極を差動アンプ回路の増幅段のカットオフ周波数
で定める。
では、差動アンプ回路の逆相出力を帰還抵抗を介して正
相入力に帰還、正相出力をピーク検出回路を経て帰還抵
抗を介して逆相入力に帰還した帰還増幅回路系の最も低
周波の極を差動アンプ回路の増幅段のカットオフ周波数
で定める。
【００１８】
【作用】本発明の単極性符号・双極性符号変換回路で
は、差動アンプ回路とピーク値検出回路の出力バイアス
レベルが常にほぼ一致するため、周囲温度、電源電圧に
かかわらず出力オフセットが生じない。
は、差動アンプ回路とピーク値検出回路の出力バイアス
レベルが常にほぼ一致するため、周囲温度、電源電圧に
かかわらず出力オフセットが生じない。
【００１９】本発明の単極性符号・双極性符号変換回路
では、帰還増幅回路系の最も低周波の極が帰還抵抗値に
依存しないため、十分な位相余裕を確保しつつ差動アン
プ回路の入力抵抗と帰還抵抗の比を十分大きくとれるた
め、単極性符号・双極性符号変換の精度が大幅に向上す
る。
では、帰還増幅回路系の最も低周波の極が帰還抵抗値に
依存しないため、十分な位相余裕を確保しつつ差動アン
プ回路の入力抵抗と帰還抵抗の比を十分大きくとれるた
め、単極性符号・双極性符号変換の精度が大幅に向上す
る。
【００２０】
【実施例】以下、実施例を示して本発明を詳しく説明す
る。
る。
【００２１】図１は、本発明の第１の実施例を示す回路
図である。第１の差動アンプ回路１の逆相出力を正相入
力に帰還抵抗４を介して帰還し、正相出力を逆相入力に
ピーク検出回路２を経て帰還抵抗３を介して帰還して単
極性符号・双極性符号変換回路を構成している。ピーク
検出回路２は、第２の差動アンプ回路６の正相出力を第
２の差動アンプ６の逆相入力に帰還して構成したボルテ
ージフォロワ回路である。第１のダミー差動アンプ回路
１０、第２のダミー差動アンプ回路６０は、それぞれ、
第１の差動アンプ回路１、第２の差動アンプ回路６を半
裁した回路であり、第１の差動アンプ回路１、第２の差
動アンプ回路６の出力バイアス電圧と等しい電圧を出力
する。第３の差動アンプ５で、第２のダミー差動アンプ
回路６０と第１のダミー差動アンプ回路１０の出力の差
電圧を増幅し、第２の差動アンプ回路６の増幅段を駆動
する電流源を構成するトランジスタ９および第２のダミ
ー差動アンプ回路６０の増幅段を駆動する電流源を構成
するトランジスタ９０のベースに帰還している。
図である。第１の差動アンプ回路１の逆相出力を正相入
力に帰還抵抗４を介して帰還し、正相出力を逆相入力に
ピーク検出回路２を経て帰還抵抗３を介して帰還して単
極性符号・双極性符号変換回路を構成している。ピーク
検出回路２は、第２の差動アンプ回路６の正相出力を第
２の差動アンプ６の逆相入力に帰還して構成したボルテ
ージフォロワ回路である。第１のダミー差動アンプ回路
１０、第２のダミー差動アンプ回路６０は、それぞれ、
第１の差動アンプ回路１、第２の差動アンプ回路６を半
裁した回路であり、第１の差動アンプ回路１、第２の差
動アンプ回路６の出力バイアス電圧と等しい電圧を出力
する。第３の差動アンプ５で、第２のダミー差動アンプ
回路６０と第１のダミー差動アンプ回路１０の出力の差
電圧を増幅し、第２の差動アンプ回路６の増幅段を駆動
する電流源を構成するトランジスタ９および第２のダミ
ー差動アンプ回路６０の増幅段を駆動する電流源を構成
するトランジスタ９０のベースに帰還している。
【００２２】温度変動、電源電圧変動等によって第２の
差動アンプ回路６の出力バイアス電圧が第１の差動アン
プ回路１の出力バイアス電圧よりも電圧ΔＶだけ高くな
ると、第２のダミー差動アンプ回路６０の出力バイアス
電圧も第１のダミー差動アンプ回路１０の出力バイアス
電圧よりも電圧ΔＶだけに高くなる。すると、第３の差
動アンプ５の出力電圧が高くなって、トランジスタ９お
よびトランジスタ９０のベース電位が上昇して第２の差
動アンプ回路６および第２のダミー差動アンプ回路６０
の増幅段を流れる電流が増し、増幅段のコレクタ抵抗２
１１、２１２および２１４における電圧降下が増加し
て、第２の差動アンプ回路６および第２のダミー差動ア
ンプ回路６０の出力バイアス電圧が低下する。すなわ
ち、第３の差動アンプ５による帰還ループのループ利得
をＡ5 とすると、第２のダミー差動アンプ回路６０と第
１のダミー差動アンプ回路１０の差電圧がΔＶ／Ａ5 に
圧縮されたことになる。
差動アンプ回路６の出力バイアス電圧が第１の差動アン
プ回路１の出力バイアス電圧よりも電圧ΔＶだけ高くな
ると、第２のダミー差動アンプ回路６０の出力バイアス
電圧も第１のダミー差動アンプ回路１０の出力バイアス
電圧よりも電圧ΔＶだけに高くなる。すると、第３の差
動アンプ５の出力電圧が高くなって、トランジスタ９お
よびトランジスタ９０のベース電位が上昇して第２の差
動アンプ回路６および第２のダミー差動アンプ回路６０
の増幅段を流れる電流が増し、増幅段のコレクタ抵抗２
１１、２１２および２１４における電圧降下が増加し
て、第２の差動アンプ回路６および第２のダミー差動ア
ンプ回路６０の出力バイアス電圧が低下する。すなわ
ち、第３の差動アンプ５による帰還ループのループ利得
をＡ5 とすると、第２のダミー差動アンプ回路６０と第
１のダミー差動アンプ回路１０の差電圧がΔＶ／Ａ5 に
圧縮されたことになる。
【００２３】第１の差動アンプ回路１の出力バイアス電
圧と第１のダミー差動アンプ回路１０の出力バイアス電
圧、第２の差動アンプ回路６の出力バイアス電圧と第２
のダミー差動アンプ回路６０の出力バイアス電圧はそれ
ぞれ等しいから、第２の差動アンプ回路６の出力バイア
ス電圧と第１の差動アンプ回路１の出力バイアス電圧の
差電圧も電圧ΔＶ／Ａ5 に圧縮される。ピーク検出回路
２が、第２の差動アンプ回路６の正相出力を第２の差動
アンプ６の逆相入力に帰還して構成したボルテージフォ
ロワ回路であるため、第１の差動アンプ１の出力バイア
ス電圧とピーク検出回路２の出力バイアス電圧の差電圧
は、さらにピーク検出回路２内のループ利得によって圧
縮されるため、ほぼ０となる。かくして、周囲温度、電
源電圧にかかわらず差動アンプ回路１とピーク値検出回
路２の出力バイアスレベルが常に高精度に一致するた
め、周囲温度、電源電圧にかかわらず単極性符号・双極
性符号変換回路の出力オフセットはほとんど生じない。
圧と第１のダミー差動アンプ回路１０の出力バイアス電
圧、第２の差動アンプ回路６の出力バイアス電圧と第２
のダミー差動アンプ回路６０の出力バイアス電圧はそれ
ぞれ等しいから、第２の差動アンプ回路６の出力バイア
ス電圧と第１の差動アンプ回路１の出力バイアス電圧の
差電圧も電圧ΔＶ／Ａ5 に圧縮される。ピーク検出回路
２が、第２の差動アンプ回路６の正相出力を第２の差動
アンプ６の逆相入力に帰還して構成したボルテージフォ
ロワ回路であるため、第１の差動アンプ１の出力バイア
ス電圧とピーク検出回路２の出力バイアス電圧の差電圧
は、さらにピーク検出回路２内のループ利得によって圧
縮されるため、ほぼ０となる。かくして、周囲温度、電
源電圧にかかわらず差動アンプ回路１とピーク値検出回
路２の出力バイアスレベルが常に高精度に一致するた
め、周囲温度、電源電圧にかかわらず単極性符号・双極
性符号変換回路の出力オフセットはほとんど生じない。
【００２４】図２は、本発明の第２の実施例を示す回路
図である。差動アンプ回路１の逆相出力を正相入力に帰
還抵抗４を介して帰還し、正相出力を逆相入力にピーク
検出回路２を経て帰還抵抗３を介して帰還して単極性符
号・双極性符号変換回路を構成していることは第１の実
施例と同様である。ダミー差動アンプ回路１０は、第１
の差動アンプ回路１を半裁した回路であり、第１の差動
アンプ回路１の出力バイアス電圧と等しい電圧を出力す
る。ダミーピーク検出回路２０はピーク検出回路２と同
一の回路であり、ダミー差動アンプ回路１０の出力が入
力されている。差動アンプ５で、ダミーピーク検出回路
２０とダミー差動アンプ回路１０の出力の差電圧を増幅
し、ピーク検出回路２の増幅段を駆動する電流源を構成
するトランジスタ９およびダミーピーク検出回路２０の
増幅段を駆動する電流源を構成するトランジスタ９０の
ベースに帰還している。
図である。差動アンプ回路１の逆相出力を正相入力に帰
還抵抗４を介して帰還し、正相出力を逆相入力にピーク
検出回路２を経て帰還抵抗３を介して帰還して単極性符
号・双極性符号変換回路を構成していることは第１の実
施例と同様である。ダミー差動アンプ回路１０は、第１
の差動アンプ回路１を半裁した回路であり、第１の差動
アンプ回路１の出力バイアス電圧と等しい電圧を出力す
る。ダミーピーク検出回路２０はピーク検出回路２と同
一の回路であり、ダミー差動アンプ回路１０の出力が入
力されている。差動アンプ５で、ダミーピーク検出回路
２０とダミー差動アンプ回路１０の出力の差電圧を増幅
し、ピーク検出回路２の増幅段を駆動する電流源を構成
するトランジスタ９およびダミーピーク検出回路２０の
増幅段を駆動する電流源を構成するトランジスタ９０の
ベースに帰還している。
【００２５】温度変動、電源電圧変動等によってピーク
検出回路２の出力バイアス電圧が差動アンプ回路１の出
力バイアス電圧よりも電圧ΔＶだけ高くなると、ダミー
ピーク検出回路２０の出力バイアス電圧もダミー差動ア
ンプ回路１０の出力バイアス電圧よりも電圧ΔＶだけに
高くなる。すると、差動アンプ５の出力電圧が高くなっ
て、トランジスタ９およびトランジスタ９０のベース電
位が上昇してピーク検出回路２およびダミーピーク検出
回路２０の増幅段を流れる電流が増し、増幅段のコレク
タ抵抗２１１、２１２および２１４における電圧降下が
増加して、ピーク検出回路２およびダミーピーク検出回
路２０の出力バイアス電圧が低下する。すなわち、差動
アンプ５による帰還ループのループ利得をＡ5 とする
と、ダミーピーク検出回路２０とダミー差動アンプ回路
１０の差電圧がΔＶ／Ａ5 に圧縮されたこととなる。差
動アンプ回路１の出力バイアス電圧とダミー差動アンプ
回路１０の出力バイアス電圧、ピーク検出回路２の出力
バイアス電圧とダミーピーク検出回路２０の出力バイア
ス電圧はそれぞれ等しいから、ピーク検出回路２の出力
バイアス電圧と差動アンプ回路１の出力バイアス電圧の
差電圧も電圧ΔＶ／Ａ5 に圧縮され、ほぼ０となる。か
くして、周囲温度、電源電圧にかかわらず差動アンプ回
路１とピーク値検出回路２の出力バイアスレベルが常に
高精度に一致するため、周囲温度、電源電圧にかかわら
ず単極性符号・双極性符号変換回路の出力オフセットは
ほとんど生じない。
検出回路２の出力バイアス電圧が差動アンプ回路１の出
力バイアス電圧よりも電圧ΔＶだけ高くなると、ダミー
ピーク検出回路２０の出力バイアス電圧もダミー差動ア
ンプ回路１０の出力バイアス電圧よりも電圧ΔＶだけに
高くなる。すると、差動アンプ５の出力電圧が高くなっ
て、トランジスタ９およびトランジスタ９０のベース電
位が上昇してピーク検出回路２およびダミーピーク検出
回路２０の増幅段を流れる電流が増し、増幅段のコレク
タ抵抗２１１、２１２および２１４における電圧降下が
増加して、ピーク検出回路２およびダミーピーク検出回
路２０の出力バイアス電圧が低下する。すなわち、差動
アンプ５による帰還ループのループ利得をＡ5 とする
と、ダミーピーク検出回路２０とダミー差動アンプ回路
１０の差電圧がΔＶ／Ａ5 に圧縮されたこととなる。差
動アンプ回路１の出力バイアス電圧とダミー差動アンプ
回路１０の出力バイアス電圧、ピーク検出回路２の出力
バイアス電圧とダミーピーク検出回路２０の出力バイア
ス電圧はそれぞれ等しいから、ピーク検出回路２の出力
バイアス電圧と差動アンプ回路１の出力バイアス電圧の
差電圧も電圧ΔＶ／Ａ5 に圧縮され、ほぼ０となる。か
くして、周囲温度、電源電圧にかかわらず差動アンプ回
路１とピーク値検出回路２の出力バイアスレベルが常に
高精度に一致するため、周囲温度、電源電圧にかかわら
ず単極性符号・双極性符号変換回路の出力オフセットは
ほとんど生じない。
【００２６】図３は、本発明の第３の実施例を示す回路
図である。差動アンプ回路１の逆相出力を正相入力に帰
還抵抗４を介して帰還し、正相出力を逆相入力にピーク
検出回路２を経て帰還抵抗３を介して帰還して単極性符
号・双極性符号変換回路を構成していることは第１およ
び第２の実施例と同様である。差動アンプ回路１と同一
構成のダミー差動アンプ回路１０の逆相出力を正相入力
にダミー帰還抵抗４０を介して帰還し、正相出力を逆相
入力にピーク検出回路２と同一構成のダミーピーク検出
回路２０を経てダミー帰還抵抗３を介して帰還してダミ
ー単極性符号・双極性符号変換回路を構成している。差
動アンプ５で、ダミー単極性符号・双極性符号変換回路
の逆相出力と正相出力の差電圧を増幅し、ピーク検出回
路２の増幅段を駆動する電流源を構成するトランジスタ
９およびダミーピーク検出回路２０の増幅段を駆動する
電流源を構成するトランジスタ９０のベースに帰還して
いる。
図である。差動アンプ回路１の逆相出力を正相入力に帰
還抵抗４を介して帰還し、正相出力を逆相入力にピーク
検出回路２を経て帰還抵抗３を介して帰還して単極性符
号・双極性符号変換回路を構成していることは第１およ
び第２の実施例と同様である。差動アンプ回路１と同一
構成のダミー差動アンプ回路１０の逆相出力を正相入力
にダミー帰還抵抗４０を介して帰還し、正相出力を逆相
入力にピーク検出回路２と同一構成のダミーピーク検出
回路２０を経てダミー帰還抵抗３を介して帰還してダミ
ー単極性符号・双極性符号変換回路を構成している。差
動アンプ５で、ダミー単極性符号・双極性符号変換回路
の逆相出力と正相出力の差電圧を増幅し、ピーク検出回
路２の増幅段を駆動する電流源を構成するトランジスタ
９およびダミーピーク検出回路２０の増幅段を駆動する
電流源を構成するトランジスタ９０のベースに帰還して
いる。
【００２７】温度変動、電源電圧変動等によってピーク
検出回路２の出力バイアス電圧が差動アンプ回路１の出
力バイアス電圧よりも高くなることによって単極性符号
・双極性符号変換回路の逆相出力電圧が正相出力電圧よ
りもΔＶだけ高くなると、ダミー単極性符号・双極性符
号変換回路においても逆相出力電圧が正相出力電圧より
もΔＶだけ高くなる。すると、差動アンプ５の出力電圧
が高くなって、トランジスタ９およびトランジスタ９０
のベース電位が上昇してピーク検出回路２およびダミー
ピーク検出回路２０の増幅段を流れる電流が増し、増幅
段のコレクタ抵抗２１１、２１２および２１４における
電圧降下が増加して、ピーク検出回路２およびダミーピ
ーク検出回路２０の出力バイアス電圧が低下する。その
結果、ダミーピーク検出回路２０とダミー差動アンプ回
路１０の差電圧が減少し、ダミー単極性符号・双極性符
号変換回路の逆相出力電圧と正相出力電圧の差がほぼ０
となる。単極性符号・双極性符号変換回路の正相出力バ
イアス電圧と逆相出力バイアス電圧の差電圧は、ダミー
単極性符号・双極性符号変換回路の正相出力電圧と逆相
出力電圧の差電圧と等しいから、周囲温度、電源電圧に
かかわらず単極性符号・双極性符号変換回路の出力オフ
セットはほとんど生じない。
検出回路２の出力バイアス電圧が差動アンプ回路１の出
力バイアス電圧よりも高くなることによって単極性符号
・双極性符号変換回路の逆相出力電圧が正相出力電圧よ
りもΔＶだけ高くなると、ダミー単極性符号・双極性符
号変換回路においても逆相出力電圧が正相出力電圧より
もΔＶだけ高くなる。すると、差動アンプ５の出力電圧
が高くなって、トランジスタ９およびトランジスタ９０
のベース電位が上昇してピーク検出回路２およびダミー
ピーク検出回路２０の増幅段を流れる電流が増し、増幅
段のコレクタ抵抗２１１、２１２および２１４における
電圧降下が増加して、ピーク検出回路２およびダミーピ
ーク検出回路２０の出力バイアス電圧が低下する。その
結果、ダミーピーク検出回路２０とダミー差動アンプ回
路１０の差電圧が減少し、ダミー単極性符号・双極性符
号変換回路の逆相出力電圧と正相出力電圧の差がほぼ０
となる。単極性符号・双極性符号変換回路の正相出力バ
イアス電圧と逆相出力バイアス電圧の差電圧は、ダミー
単極性符号・双極性符号変換回路の正相出力電圧と逆相
出力電圧の差電圧と等しいから、周囲温度、電源電圧に
かかわらず単極性符号・双極性符号変換回路の出力オフ
セットはほとんど生じない。
【００２８】第１、第２、および第３の実施例において
は、差動アンプ回路５の出力電圧をピーク検出回路２と
ダミーピーク検出回路２０の増幅段を駆動する電流源を
構成するトランジスタ９および９０のベースに帰還して
いるが、ピーク検出回路２とダミーピーク検出回路２０
の他の直流動作点調整端子に帰還してもよい。また、第
１、第２、および第３の実施例においては、ピーク検出
回路２の出力バイアス電圧を差動アンプ回路１の出力バ
イアス電圧に従属させているが、差動アンプ回路１の出
力バイアス電圧をピーク検出回路２の出力バイアス電圧
に従属させてもよい。すなわち、およびダミー差動アン
プ回路１０の増幅段を駆動する電流源を構成するトラン
ジスタの差動アンプ回路５の出力電圧を差動アンプ回路
１とダミー差動アンプ回路１０の直流動作点調整端子に
帰還してもよい。また、第３の実施例では、差動アンプ
回路５の出力電圧を単極性符号・双極性符号変換回路を
構成する帰還ループの外のオフセット調整端子に帰還し
てもよい。
は、差動アンプ回路５の出力電圧をピーク検出回路２と
ダミーピーク検出回路２０の増幅段を駆動する電流源を
構成するトランジスタ９および９０のベースに帰還して
いるが、ピーク検出回路２とダミーピーク検出回路２０
の他の直流動作点調整端子に帰還してもよい。また、第
１、第２、および第３の実施例においては、ピーク検出
回路２の出力バイアス電圧を差動アンプ回路１の出力バ
イアス電圧に従属させているが、差動アンプ回路１の出
力バイアス電圧をピーク検出回路２の出力バイアス電圧
に従属させてもよい。すなわち、およびダミー差動アン
プ回路１０の増幅段を駆動する電流源を構成するトラン
ジスタの差動アンプ回路５の出力電圧を差動アンプ回路
１とダミー差動アンプ回路１０の直流動作点調整端子に
帰還してもよい。また、第３の実施例では、差動アンプ
回路５の出力電圧を単極性符号・双極性符号変換回路を
構成する帰還ループの外のオフセット調整端子に帰還し
てもよい。
【００２９】第１および第２の実施例においてはダミー
差動アンプ回路として差動アンプ回路を半裁した回路を
用いているが、ダミー差動アンプ回路は、差動アンプ回
路の正相出力電圧と逆相出力の差電圧の中点の電位を得
る抵抗分割回路等の他の形式の回路でもよい。
差動アンプ回路として差動アンプ回路を半裁した回路を
用いているが、ダミー差動アンプ回路は、差動アンプ回
路の正相出力電圧と逆相出力の差電圧の中点の電位を得
る抵抗分割回路等の他の形式の回路でもよい。
【００３０】図４は、本発明の第４の実施例を示すブロ
ック図であり、バーストモード対応４チャンネルプリア
ンプアレイＩＣの回路構成を示している。各チャンネル
における第１の差動アンプ回路１１、１２、１３、１４
の逆相出力を正相入力にそれぞれ帰還抵抗４１、４２、
４３、４４を介して帰還し、正相出力を逆相入力にそれ
ぞれピーク検出回路２１、２２、２３、２４を経て帰還
抵抗３１、３２、３３、３４を介して帰還して単極性符
号・双極性符号変換回路を４回路構成している。ピーク
検出回路２１、２２、２３、２４は、それぞれ第２の差
動アンプ回路６１、６２、６３、６４の正相出力を逆相
入力に帰還して構成したボルテージフォロワ回路であ
る。第１のダミー差動アンプ回路１０、第２のダミー差
動アンプ回路６０は、第１の差動アンプ回路１１、１
２、１３、１４、第２の差動アンプ回路６１、６２、６
３、６４の出力バイアス電圧と等しい電圧を出力する。
第３の差動アンプ５で、第２のダミー差動アンプ回路６
０と第１のダミー差動アンプ回路１０の出力の差電圧を
増幅し、第２の差動アンプ回路６１、６２、６３、６４
および第２のダミー差動アンプ回路６０の直流動作点調
整端子に帰還している。これ全ての回路が１個の集積回
路チップに集積されている。
ック図であり、バーストモード対応４チャンネルプリア
ンプアレイＩＣの回路構成を示している。各チャンネル
における第１の差動アンプ回路１１、１２、１３、１４
の逆相出力を正相入力にそれぞれ帰還抵抗４１、４２、
４３、４４を介して帰還し、正相出力を逆相入力にそれ
ぞれピーク検出回路２１、２２、２３、２４を経て帰還
抵抗３１、３２、３３、３４を介して帰還して単極性符
号・双極性符号変換回路を４回路構成している。ピーク
検出回路２１、２２、２３、２４は、それぞれ第２の差
動アンプ回路６１、６２、６３、６４の正相出力を逆相
入力に帰還して構成したボルテージフォロワ回路であ
る。第１のダミー差動アンプ回路１０、第２のダミー差
動アンプ回路６０は、第１の差動アンプ回路１１、１
２、１３、１４、第２の差動アンプ回路６１、６２、６
３、６４の出力バイアス電圧と等しい電圧を出力する。
第３の差動アンプ５で、第２のダミー差動アンプ回路６
０と第１のダミー差動アンプ回路１０の出力の差電圧を
増幅し、第２の差動アンプ回路６１、６２、６３、６４
および第２のダミー差動アンプ回路６０の直流動作点調
整端子に帰還している。これ全ての回路が１個の集積回
路チップに集積されている。
【００３１】温度変動、電源電圧変動等によって第２の
差動アンプ回路６の出力バイアス電圧が第１の差動アン
プ回路１の出力バイアス電圧よりも電圧ΔＶだけ高くな
った場合の動作は第１の実施例と同様である。
差動アンプ回路６の出力バイアス電圧が第１の差動アン
プ回路１の出力バイアス電圧よりも電圧ΔＶだけ高くな
った場合の動作は第１の実施例と同様である。
【００３２】第１から第３の実施例では、ダミー回路お
よび差動アンプ回路５の組み込みによって回路素子数が
増加するが、本実施例ではダミー回路および差動アンプ
回路５は４チャンネルの単極性符号・双極性符号で共有
しているため、１チャンネルあたりの回路素子数増はわ
ずかである。
よび差動アンプ回路５の組み込みによって回路素子数が
増加するが、本実施例ではダミー回路および差動アンプ
回路５は４チャンネルの単極性符号・双極性符号で共有
しているため、１チャンネルあたりの回路素子数増はわ
ずかである。
【００３３】本実施例では、アレイのチャンネル数は４
であるが、他の数であってもよい。本実施例は、第１の
実施例の回路を４チャンネル集積化したＩＣの構成図で
あるが、第２、第３の実施例についても集積化を行うこ
とが可能である。
であるが、他の数であってもよい。本実施例は、第１の
実施例の回路を４チャンネル集積化したＩＣの構成図で
あるが、第２、第３の実施例についても集積化を行うこ
とが可能である。
【００３４】また、本実施例では差動アンプ回路５の出
力電圧を第２の差動アンプ回路６１、６２、６３，６４
および第２のダミー差動アンプ回路６０の直流動作点調
整端子に帰還しているが、第１の差動アンプ回路１１、
１２、１３、１４および第１のダミー差動アンプ回路１
０の直流動作点調整端子に帰還してもよい。
力電圧を第２の差動アンプ回路６１、６２、６３，６４
および第２のダミー差動アンプ回路６０の直流動作点調
整端子に帰還しているが、第１の差動アンプ回路１１、
１２、１３、１４および第１のダミー差動アンプ回路１
０の直流動作点調整端子に帰還してもよい。
【００３５】図５は、本発明の第５の実施例を示す回路
図である。差動アンプ回路１の逆相出力を正相入力に帰
還抵抗４を介して帰還し、正相出力を逆相入力にピーク
検出回路２を経て帰還抵抗３を介して帰還して単極性符
号・双極性符号変換回路を構成していることは第１から
第３の実施例と同様である。差動アンプ回路１は、入力
バッファ段７と増幅段８とレベルシフト回路で構成され
ている。入力バッファ段７はエミッタ負帰還抵抗を挿入
したエミッタ結合増幅回路であり、エミッタ負帰還抵抗
の挿入により十分高い入力抵抗を得ている。また、増幅
段８はエミッタ結合増幅回路であり、トランジスタ１１
５、１１６のベース・コレクタ間にコンデンサ１１７、
１１８をそれぞれ挿入することにより帯域制限を行って
いる。
図である。差動アンプ回路１の逆相出力を正相入力に帰
還抵抗４を介して帰還し、正相出力を逆相入力にピーク
検出回路２を経て帰還抵抗３を介して帰還して単極性符
号・双極性符号変換回路を構成していることは第１から
第３の実施例と同様である。差動アンプ回路１は、入力
バッファ段７と増幅段８とレベルシフト回路で構成され
ている。入力バッファ段７はエミッタ負帰還抵抗を挿入
したエミッタ結合増幅回路であり、エミッタ負帰還抵抗
の挿入により十分高い入力抵抗を得ている。また、増幅
段８はエミッタ結合増幅回路であり、トランジスタ１１
５、１１６のベース・コレクタ間にコンデンサ１１７、
１１８をそれぞれ挿入することにより帯域制限を行って
いる。
【００３６】増幅段８において帯域制限を行い、かつ、
帰還抵抗３、４の値を小さくすることにより、単極性符
号・双極性符号変換回路を構成する帰還増幅回路系の最
も低周波の極が前記差動アンプ回路の増幅段のカットオ
フ周波数で定まり、低周波側から２番目の極が、該単極
性符号・双極性符号変換回路の入力部のカットオフ周波
数で定まっている。したがって、帰還抵抗値を低減して
帰還量を増加しても位相余裕は減少しない。入力バッフ
ァ段７の挿入で差動アンプ回路１の入力抵抗を高く、ま
た、増幅段８における帯域制限で帰還抵抗３、４の値を
小さくすることが可能となっているため、差動アンプ回
路１の入力抵抗を帰還抵抗３、４の値よりも十分高くす
ることが可能となり、単極性符号・双極性符号変換の精
度従来例よりも著しく向上する。
帰還抵抗３、４の値を小さくすることにより、単極性符
号・双極性符号変換回路を構成する帰還増幅回路系の最
も低周波の極が前記差動アンプ回路の増幅段のカットオ
フ周波数で定まり、低周波側から２番目の極が、該単極
性符号・双極性符号変換回路の入力部のカットオフ周波
数で定まっている。したがって、帰還抵抗値を低減して
帰還量を増加しても位相余裕は減少しない。入力バッフ
ァ段７の挿入で差動アンプ回路１の入力抵抗を高く、ま
た、増幅段８における帯域制限で帰還抵抗３、４の値を
小さくすることが可能となっているため、差動アンプ回
路１の入力抵抗を帰還抵抗３、４の値よりも十分高くす
ることが可能となり、単極性符号・双極性符号変換の精
度従来例よりも著しく向上する。
【００３７】差動アンプ回路１の入力段のトランジスタ
の電流増幅率βに依存するが、本実施例では、帰還抵抗
値が１ｋΩ、電流増幅率βが１００の場合の入力抵抗が
約５０ｋΩであり、電流増幅率βが半減しても入力抵抗
が約２５ｋΩと帰還抵抗値よりも十分高いため、単極性
符号・双極性符号変換の精度の電流増幅率β依存性が小
さい。
の電流増幅率βに依存するが、本実施例では、帰還抵抗
値が１ｋΩ、電流増幅率βが１００の場合の入力抵抗が
約５０ｋΩであり、電流増幅率βが半減しても入力抵抗
が約２５ｋΩと帰還抵抗値よりも十分高いため、単極性
符号・双極性符号変換の精度の電流増幅率β依存性が小
さい。
【００３８】本実施例では、入力バッファ段としてエミ
ッタ負帰還抵抗を挿入したエミッタ結合増幅回路を用い
ているが、エミッタフォロワ回路等の高入力抵抗の得ら
れる他の回路を用いてもよい。また、増幅段においては
エミッタ結合増幅回路を構成するトランジスタのベース
・コレクタ間にコンデンサを挿入することによって帯域
制限を行っているが、他の手法を用いて帯域制限を行っ
てもよい。
ッタ負帰還抵抗を挿入したエミッタ結合増幅回路を用い
ているが、エミッタフォロワ回路等の高入力抵抗の得ら
れる他の回路を用いてもよい。また、増幅段においては
エミッタ結合増幅回路を構成するトランジスタのベース
・コレクタ間にコンデンサを挿入することによって帯域
制限を行っているが、他の手法を用いて帯域制限を行っ
てもよい。
【００３９】
【発明の効果】以上、説明した様に、本発明によればデ
ィジタル受信器の自動識別レベル制御に用いる、高精度
かつ低出力オフセットの単極性符号・双極性符号変換回
路を実現することが可能であり、極めて有用である。
ィジタル受信器の自動識別レベル制御に用いる、高精度
かつ低出力オフセットの単極性符号・双極性符号変換回
路を実現することが可能であり、極めて有用である。
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】本発明の第３の実施例を示す回路図である。
【図４】本発明の第４の実施例を示すブロック図であ
る。
る。
【図５】本発明の第５の実施例を示す回路図である。
【図６】単極性符号・双極性符号変換回路の入出力波形
を示す波形説明図である。
を示す波形説明図である。
【図７】従来例を示す回路図である。
１、５、６、１１〜１４、６１〜６４
差動アンプ回路 ２、２１〜２４
ピーク検出回路 ３、４、３０〜３４、４０〜４４
抵抗 １１１、１１２、２１１〜２１５
抵抗 ７
入力バッファ段 ８
増幅段 ９、９０、１０１、１０２、１１３〜１１６、２１３
トランジスタ １０、６０
ダミー差動アンプ回路 ２０
ダミーピーク検出回路 １１７、１１８
コンデンサ
差動アンプ回路 ２、２１〜２４
ピーク検出回路 ３、４、３０〜３４、４０〜４４
抵抗 １１１、１１２、２１１〜２１５
抵抗 ７
入力バッファ段 ８
増幅段 ９、９０、１０１、１０２、１１３〜１１６、２１３
トランジスタ １０、６０
ダミー差動アンプ回路 ２０
ダミーピーク検出回路 １１７、１１８
コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安斉 紀子 東京都港区芝五丁目29番11号 日本電気 テレコムシステム株式会社内 (56)参考文献 特開 平２−266630（ＪＰ，Ａ) 特開 平６−177664（ＪＰ，Ａ) 特開 昭62−15909（ＪＰ，Ａ) 特開 平６−204881（ＪＰ，Ａ) 特開 平６−310937（ＪＰ，Ａ)
Claims (8)
- 【請求項１】 第１の差動アンプ回路の逆相出力を第１
の帰還抵抗を介して前記第１の差動アンプ回路の正相入
力に帰還し、前記第１の差動アンプ回路の正相出力をピ
ーク検出回路を経て第２の帰還抵抗を介して前記第１の
差動アンプの逆相入力に帰還して構成した単極性符号・
双極性符号変換回路において、 前記ピーク検出回路が、第２の差動アンプ回路の正相出
力を該第２の差動アンプの逆相入力に帰還して構成した
ボルテージフォロワ回路であり、 前記第１の差動アンプ回路の出力バイアスレベルと等し
い電圧を発生する第１のダミー差動アンプ回路と、正相
出力を該差動アンプの逆相入力に帰還しない状態におけ
る第２の差動アンプの出力バイアスレベルと等しい電圧
を発生する第２のダミー差動アンプ回路と、該第１のダ
ミー差動アンプ回路と該第２のダミー差動アンプ回路の
差電圧を増幅して前記第１の差動アンプ回路と前記第１
のダミー差動アンプ回路、もしくは前記第２の差動アン
プ回路と前記第２のダミー差動アンプ回路の直流動作点
調整入力部に帰還する第３の差動アンプ回路を備えるこ
とを特徴とする単極性符号・双極性符号変換回路。 - 【請求項２】 第１のダミー差動アンプ回路と、第２の
ダミー差動アンプ回路と、複数の単極性符号・双極性符
号変換回路とを１個の集積回路チップ内に集積化してい
ることを特徴とする請求項１記載の単極性符号・双極性
符号変換回路。 - 【請求項３】 差動アンプ回路の逆相出力を第１の帰還
抵抗を介して前記第１の差動アンプ回路の正相入力に帰
還し、前記差動アンプ回路の正双出力をピーク検出回路
を経て第２の帰還抵抗を介して前記差動アンプ回路の逆
相入力に帰還して構成した単極性符号・双極性符号変換
回路において、 前記差動アンプの出力バイアスレベルと等しい電圧を発
生するダミー差動アンプ回路と、前記ピーク検出回路の
出力バイアスレベルと等しい電圧を発生するダミーピー
ク検出回路と、該ダミー差動アンプ回路と該ダミーピー
ク検出回路の差電圧を増幅して前記差動アンプ回路と前
記ダミー差動アンプ回路、もしくは前記ピーク検出回路
と前記ダミーピーク検出回路の直流動作点調整入力部に
帰還する差動アンプ回路を備えることを特徴とする単極
性符号・双極性符号変換回路。 - 【請求項４】 ダミー差動アンプ回路と、ダミーピーク
検出回路と、複数の単極性符号・双極性符号変換回路と
を１個の集積回路チップ内に集積化していることを特徴
とする請求項３記載の単極性符号・双極性符号変換回
路。 - 【請求項５】 差動アンプ回路の逆相出力を第１の帰還
抵抗を介して前記第１の差動アンプ回路の正相入力に帰
還し、前記第１の差動アンプ回路の正相出力をピーク検
出回路を経て第２の帰還抵抗を介して前記差動アンプ回
路の逆相入力に帰還して構成した単極性符号・相極性符
号変換回路において、 前記単極性符号・双極性符号変換回路と直流特性の等し
いダミー単極性符号・双極性符号変換回路と、該ダミー
単極性符号・双極性符号変換回路の正相出力と逆相出力
の差電圧を増幅して前記単極性符号・双極性符号変換回
路と前記ダミー単極性符号・双極性符号変換回路のオフ
セット調整入力部に帰還する差動アンプ回路を備えるこ
とを特徴とする単極性符号・双極性符号変換回路。 - 【請求項６】 ダミー単極性符号・双極性符号変換回路
と、複数の単極性符号・双極性符号変換回路とを１個の
集積回路チップ内に集積化していることを特徴とする請
求項５記載の単極性符号・双極性符号変換回路。 - 【請求項７】 差動アンプ回路の逆相出力を第１の帰還
抵抗を介して前記差動アンプ回路の正相入力に帰還し、
前記差動アンプ回路の正相出力をピーク検出回路を経て
第２の帰還抵抗を介して前記差動アンプの逆相入力に帰
還して構成した単極性符号・双極性符号変換回路におい
て、 前記差動アンプ回路が、少なくとも入力バッファ段と増
幅段の２段以上の段数で構成されていることを特徴とす
る単極性符号・双極性符号変換回路。 - 【請求項８】 差動アンプ回路の逆相出力を第１の帰還
抵抗を介して前記差動アンプ回路の正相入力に帰還し、
前記差動アンプ回路の正相出力をピーク検出回路を経て
第２の帰還抵抗を介して前記差動アンプの逆相入力に帰
還して構成した単極性符号・双極性符号変換回路におい
て、 該単極性符号・双極性符号変換回路を構成する帰還増幅
回路系の最も低周波の極が前記差動アンプ回路の増幅段
のカットオフ周波数で定められていることを特徴とする
単極性符号・双極性符号変換回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5155956A JP2531922B2 (ja) | 1993-06-28 | 1993-06-28 | 単極性符号・双極性符号変換回路 |
| US08/172,083 US5463345A (en) | 1993-01-07 | 1993-12-21 | Circuit for converting unipolar input to bipolar output |
| AU53020/94A AU672839B2 (en) | 1993-01-07 | 1994-01-04 | Circuit for converting unipolar input to bipolar output |
| EP94300077A EP0606161B1 (en) | 1993-01-07 | 1994-01-06 | Circuit for converting unipolar input to bipolar output |
| EP98201948A EP0877515A3 (en) | 1993-01-07 | 1994-01-06 | Circuit for converting unipolar input to bipolar output |
| DE69423987T DE69423987D1 (de) | 1993-01-07 | 1994-01-06 | Schaltungsanordnung zur Umsetzung eines monopolaren Eingangssignales in ein bipolares Ausgangssignal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5155956A JP2531922B2 (ja) | 1993-06-28 | 1993-06-28 | 単極性符号・双極性符号変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142935A JPH07142935A (ja) | 1995-06-02 |
| JP2531922B2 true JP2531922B2 (ja) | 1996-09-04 |
Family
ID=15617212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5155956A Expired - Fee Related JP2531922B2 (ja) | 1993-01-07 | 1993-06-28 | 単極性符号・双極性符号変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531922B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3599988B2 (ja) * | 1997-12-09 | 2004-12-08 | 日立ハイテク電子エンジニアリング株式会社 | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
| JP3606143B2 (ja) | 1999-12-15 | 2005-01-05 | 日本電気株式会社 | オフセット制御回路及びそれを用いた光受信器並びに光通信システム |
-
1993
- 1993-06-28 JP JP5155956A patent/JP2531922B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07142935A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2625347B2 (ja) | ディジタル受信器の自動オフセット制御回路 | |
| KR100887893B1 (ko) | 새로운 ａｇｃ 트랜스임피던스 증폭기 | |
| US5955921A (en) | Signal amplifier circuit | |
| US6885249B2 (en) | Optical signal receiving circuit and optical signal receiving semiconductor device | |
| US6292058B1 (en) | Signal amplifying circuit connected to a transfer circuit having a known non-linear transfer characteristic | |
| AU672839B2 (en) | Circuit for converting unipolar input to bipolar output | |
| JP2001358544A (ja) | 増幅回路 | |
| US5351012A (en) | Low input resistance current-mode feedback operational amplifier input stage | |
| US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
| US20050046448A1 (en) | Current-voltage transforming circuit employing limiter circuit | |
| JP3283034B2 (ja) | 非線形増幅器 | |
| US5874861A (en) | Amplifier circuit | |
| US4507615A (en) | Non-linear amplifier systems | |
| JPS63136807A (ja) | 増幅回路 | |
| JP2531922B2 (ja) | 単極性符号・双極性符号変換回路 | |
| JP3058922B2 (ja) | 広ダイナミックレンジ光受信器 | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| EP0782253A2 (en) | Signal processing method | |
| US4408167A (en) | Current amplifier stage with diode interstage connection | |
| EP0767534A1 (en) | Signal processing circuit and method | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0667615A (ja) | 表示装置 | |
| KR0183151B1 (ko) | 자동 이득 제어 회로 | |
| US20060001486A1 (en) | Bias circuit for high frequency amplifiers | |
| CN116633284A (zh) | 一种高增益跨阻放大器及高增益光电转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960423 |
|
| LAPS | Cancellation because of no payment of annual fees |