KR0183151B1 - 자동 이득 제어 회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

영상처리시스템의 중간주파신호 처리회로중 자동 이득 제어 회로에 관련된 기술이다.

2. 발명이 해결하려고 하는 기술적 과제

집적회로에서 직류 커플링(coupling)을 하기는 어렵기 때문에 여러 단(stage)을 연결해서 중간주파 증폭기를 구성할 경우, 직류바이어스가 변하게 되면 다음 단의 동적 범위(dynamic range)에 변동을 주게 되어 신호의 왜곡을 일으키는 문제점이 있어 이를 해소하고자 함.

3. 발명의 해결방법의 요지

영상처리시스템의 자동 이득 제어회로에 있어서, 제1및 제2 트랜지스터로 이루어져 입력 영상 중간주파신호를 차동 증폭하는 차동증폭기와, 상기 제1 및 제2 트랜지스터의 에미터 사이에 접속된 저항과, 상기 저항과 병렬로 접속되며 상기 제1 및 제2트랜지스터의 에미터에 각각 애노드가 접속된 제1 및 제2다이오드와, 상기 제1 및 제2트랜지스터의 에미터에 각각 캐소드가 접속된 제3 및 제4다이오드와, 상기 제3 및 제4다이오드의 애노드에 콜렉터가 접속되고 에미터를 통해 전원전압이 공급되는 제6트랜지스터, 상기 제6트랜지스터와 동일한 콜렉터 전류가 흐르고 에미터를 통해 전원전압이 공급되는 제5트랜지스터로 이루어진 제1전류원과, 외부에서 공급되는 이득제어전압을 콜렉터로 입력하는 제7트랜지스터, 상기 제1 및 제2다이오드로 부터 콜렉터를 통해서 상기 제7트랜지스터의 콜렉터전류와 동일한 상기 제1및 제2트랜지스터의 에키터 전류 합을 입력하는 제4트랜지스터, 상기 제1전류원의 제5트랜지스터의 콜렉터로부터 상기 제7트랜지스터의 콜렉터 전류와 동일한 전류가 흐르도록 콜렉터가 상기 제5트랜지스터의 콜렉터에 접속되고 베이스가 상기 제4 및 제7트랜지스터의 베이스에 접속된 제3트랜지스터로 이루어진 제2전류원으로 구서됨을 특징으로 한다.

4. 발명의 중요한 용도

TV 혹은 VCR의 중간주파신호 처리회로에서 영상 중간주파 증폭기에 사용하거나 일반적인 자동 이득 제어를 위해서도 사용할 수 있다.

Description

자동 이득 제어 회로

제1도는 종래의 자동 이득 제어 회로의 구성도.

제2도는 본 발명의 실시 예에 따른 자동 이득 제어 회로의 구성도.

* 도면의 주요부분에 대한 부호의 설명

D1-D4 : 다이오드 Q1-Q7 : 트랜지스터

R1,R2,RE : 저항 VAGC : 이득제어전압

IAGC : 이득제어신호

본 발명은 영상처리시스템에 있어서 중간주파신호 처리회로에 관한 것으로, 특히 영상 중간주파 증폭을 위한 자동 이득 제어(auto gain contron)회로에 관한 것이다.

집적회로에서 직류 커플링(coupling)을 하기는 어렵기 때문에 여러 단 (stage)을 연결해서 중간주파 증폭기를 구성할 경우, 직류바이어스가 변하게 되면 다음 단의 동적 범위(dynamic range)에 전동을 주게 되어 신호의 왜곡을 일으킨다.

제1도는 본원 출원인이 선출원한 특허출원번호 제92-1846호에 개시된 종래의 자동 이득 제어 회로를 나타낸 것이다.

도시된 바에 따르면, 이득제어신호 IAGC가 변할 경우 출력에서 직류바이어스 전압이 변한다. 구체적으로, 이득제어신호 IAGC의 전류량이 변하면 다이오드 D1과 D2에 흐르는 전류량이 변한다. 결국 다이오드 내부 저항값이 변한다. 이것은 차동증폭기인 트랜지스터 Q1과 Q2의 에미터 저항 성분값을 변화시키게 되어 차동증폭기의 이득을 변화시키게 된다. 다시 말해서, 이득제어신호 IAGC가 변하게 되면 트랜지스터 Q1, Q2에 흐르는 전류량이 변하게 되어 결국 상기 두 트랜지스터 Q1과 Q2의 콜렉터 쪽의 직류 바이어스의 변동을 가져오게 된다.

그런데 집적회로에서 직류 커플링(coupling)을 하는 것은 어렵기 때문에 여러 단(stage)을 연결해서 중간주파 증폭회로를 구현할 경우 직류 바이어스가 변하게 되면 다음 단의 동적 범위(dynamic range)에 변동을 주게 되어신호의 왜곡을 일으킨다.

따라서 본 발명의 목적은 직류 바이어스의 변동을 없앤 자동 이득 제어회로를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명은 영상처리시스템의 자동 이득 제어회로에 있어서, 제1 및 제2 트랜지스터로 이루어져 입력 영상 중간주파신호를 차동 증폭하는 차동증폭기와, 상기 제1 및 제2 트랜지스터의 에미터 사이에 접속된 저항과, 상기 저항과 병렬로 접속되며 상기 제1 및 제2트랜지스터의 에미터에 각각 애노드가 접속된 제1 및 제2다이오드와, 상기 제1 및 제2트랜지스터의 에미터에 각각 캐소드가 접속된 제3 및 제4다이오드와, 상기 제3 및 제4다이오드의 애노드에 콜렉터가 접속되고 에키터를 통해 전원전압이 공급되는 제6트랜지스터, 상기제6 트랜지스터와 동일한 콜렉터 전류가 흐르고 에미터를 통해 전원전압이 공급되는 제5 트랜지스터로 이루어진 제1전류원과, 외부에서 공급되는 이득제어전압을 콜렉터로 입력하는 제7트랜지스터, 상기 제1 및 제2다이오드로부터 콜렉터를 통해서 상기 제7트랜지스터의 콜렉터전류와 동일한 상기 제1 및 제2트랜지스터의 에미터 전류 합을 입력하는 제4트랜지스터, 상기 제1전류원의 제5트랜지스터의 콜렉터로부터 상기 제7트랜지스터의 콜렉터 전류와 동일한 전류가 흐르도록 콜렉터가 상기 제5트랜지스터의 콜렉터에 접속되고 베이스가 상기 제4 및 제7트랜지스터의 베이스에 접속된 제3트랜지스터로 이루어진 제2전류원으로 구성됨을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명에 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제2도는 본 발명의 실시 예에 따른 자동 이득 제어 회로의 구성도 이다.

차동증폭기를 구성하는 트랜지스터 Q1가 Q2의 베이스에는 입력 영상 중간주파신호 IF가 입력되고 에미터에는 저항_RE와 다이오드 D1-D4가 병렬로 연결된다. 트랜지스터 Q5,Q6은 제1전류원 CS1로서 각각의 콜렉터에 흐르는 전류는 같다. 트랜지스터 Q3,Q4,Q7은 제2전류원 CS2로서 각각의 콜렉터에 흐르는 전류는 같다.

이득제어전압 V_AGC가 변하게 되면 상기 제2전류원 CS2의 트랜지스터 Q7의 콜렉터 전류가 변하게 되고 역시 트랜지스터 Q3,Q4의 콜렉터 전류도 변하게 된다. 이때 트랜지스터 Q3의 콜렉터 전류는 트랜지스터 Q5의 콜렉터 전류와 같다. 상기 트랜지스터 Q5의 콜렉터 전류는 트랜지스터의 Q6의 콜렉터 전류와 같고, 이 전류는 다이오드 D3과 D4에 똑같이 흐르게 된다. 다이오드 D1과 D2에 흐르는 전류의 합은 트랜지스터 Q4의 콜렉터에 흐르는 전류와 같다. 트랜지스터 Q6에 흐르는 전류와 트랜지스터 Q4에 흐르는 전류가 같기 때문에 다이오드 D3, D4에 유입되는 전류와 다이오드 D1,D2로부터 나오는 전류는 항상 같다. 결국, 자동이득제어는 되더라도 차동증폭기인 트랜지스터 Q1,Q2에 흐르는 전류는 항상 일정하기 때문에 출력에서의 직류 바이어스의 변동이 없다.

구체적으로, 중간주파 증폭회로가 최소 이득을 나타낼 때 이득제어전압 V_AGC는 로우상태이다. 이 경우 트랜지스터 Q3,Q4,Q7에 흐르는 전류는 없다. 그러므로 다이오드 D1~D4에 흐르는 전류도 없다. 이때의 이득은이 되고(R=R1=R2), 트랜지스터 Q1과 Q2에 흐르는 전류는 I_E이다. 출력 직류 바이어스는 (V_CC- I_ER_L)의 값을 가진다.

이득제어전압 V_AGC가 하이상태인 경우 트랜지스터 Q3~Q7에 똑같은 일정한 전류가 흐른다. 그리고 다이오드 D1~D4에도 똑같은 일정 전류가 흐른다. 그러므로 다이오드 내부 저항이 작아진다. 이득은이 되어서 증폭회로는 최대 이득을 가진다. 이때도 트랜지스터 Q1과 Q2에 흐르는 전류는 I_E이기 때문에 직류바이어스는 (V_CC- I_ER_L)이 된다. 즉, 자동 이득 제어될 때 직류 바이어스의 변동이 없다.

다이오드 D3,D4에 유입되는 만큼 다이오드 D1,D2를 통해 나가기 때문에 차동증폭기에 흐르는 전류는 일정하다. 결국, 중간주파 증폭회로를 여러 단으로 구성할 경우에도 직류 레벨의 변동이 없다.

상술한 바와 같은 본 발명은 중간주파 증폭을 여러 단으로 구성할 경우에도 직류 레벨의 변동이 없기 때문에 다음 단의 동적 범위에 변동을 주지 않아 신호의 왜곡이 없는 장점이 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (1)

1. 영상처리시스템의 자동 이득 제어회로에 있어서, 제1및 제2트랜지스터로 이루어져 입력 영상 중간주파신호를 차동 증폭하는 차동증폭기와, 상기 제1 및 제2트랜지스터의 에미터 사이에 접속된 저항과, 상기 저항과 병렬로 접속되며 상기 제1 및 제2 트랜지스터의 에미터에 각각 애노드가 접속된 제1 및 제2 다이오드와, 상기 제1 및 제2 트랜지스터의 에미터에 각각 캐소드가 접속된 제3 및 제4다이오드와, 상기 제3 및 제4다이오드의 애노드에 콜렉터가 접속되고 에미터를 통해 전원 전압이 공급되는 제6트랜지스터, 상기 제6트랜지스터와 동일한 콜렉터 전류가 흐르고 이미터를 통해 전원전압이 공급되는 제5트랜지스터로 이루어진 제1전류원과, 외부에서 공급되는 이득제어전압을 콜렉터로 입력한는 제7트랜지스터, 상기 제1 및 제2다이오드로부터 콜렉터를 통해서 상기 제7트랜지스터의 콜렉터전류와 동일한 상기 제1 및 제2트랜지스터의 에미터 전류 합을 입력하는 제4 랜지스터, 상기 제1전류원의 제5트랜지스터의 콜렉터로부터 상기 제7트랜지스터의 콜렉터 전류와 동일한 전류가 흐르도록 콜렉터가 상기 제5트랜지스터의 콜렉터에 접속되고 베이스가 상기 제4 및 제7트랜지스터의 베이스에 접속된 제3트랜지스터로 이루어진 제2전류원으로 구성됨을 특징으로 하는 자동 이득 제어회로.