KR100269007B1 - 증폭회로 - Google Patents

증폭회로 Download PDF

Info

Publication number
KR100269007B1
KR100269007B1 KR1019970010209A KR19970010209A KR100269007B1 KR 100269007 B1 KR100269007 B1 KR 100269007B1 KR 1019970010209 A KR1019970010209 A KR 1019970010209A KR 19970010209 A KR19970010209 A KR 19970010209A KR 100269007 B1 KR100269007 B1 KR 100269007B1
Authority
KR
South Korea
Prior art keywords
circuit
current
base
npn transistor
transistor
Prior art date
Application number
KR1019970010209A
Other languages
English (en)
Other versions
KR970068137A (ko
Inventor
미사오 후루야
Original Assignee
모리베 이츠오
미츠미 덴끼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리베 이츠오, 미츠미 덴끼 가부시키가이샤 filed Critical 모리베 이츠오
Publication of KR970068137A publication Critical patent/KR970068137A/ko
Application granted granted Critical
Publication of KR100269007B1 publication Critical patent/KR100269007B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5006—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the input signal being capacitively coupled to the gate of the source follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5009—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the output signal being capacitively coupled to the source of the source follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5012—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a controlled source circuit, the controlling signal being derived from the drain circuit of the follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5021—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a controlled source circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5024—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a controlled source circuit, the source circuit being controlled via a capacitor, i.e. AC-controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5027—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a current mirror output circuit in its source circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

이미터 폴로어 회로와 이미터 폴로어 회로에 정전류를 공급하는 정전류원을 갖는 증폭회로에 관한 것으로서, 본 발명은 상기 점을 감안하여 이루어진 것으로 저전압, 저소비 전류화를 하더라도 충분한 출력신호 레벨이 얻어지는 증폭회로를 제공하는 것을 목적으로 한다.
이미터 폴로어 회로를 구성하고, 베이스에 입력신호가 공급되는 NPN 트랜지스터(Q31)와, NPN 트랜지스터(Q33)와 함께 커런트 미러회로(32)를 구성하고, NPN 트랜지스터(Q31)의 이미터로부터 정전류를 인입하는 NPN 트랜지스터(Q32)와, NPN 트랜지스터(Q31)의 콜렉터 전압을 검출하는 저항(R36)와, NPN 트랜지스터(Q31)의 콜렉터 전압의 신호성분을 NPN 트랜지스터(Q32)의 베이스에 공급하는 콘덴서(C31)로 구성되어 이루어진다.

Description

증폭회로{ }
(발명이 속하는 기술분야)
본 발명은 증폭회로에 관한 것으로서, 특히 이미터 폴로어회로와 이미터 폴로어회로에 정전류를 공급하는 정전류원을 갖는 증폭회로에 관한 것이다.
(종래의 기술)
근년, 반도체 장치에서는 저전압구동, 저소비전류가 요망되고 있다. 이 때문에, 반도체 장치에 탑재되는 버퍼앰프 등의 증폭회로에도 저전압구동, 저소비전류에서의 구동이 강하게 요망되고 있다.
도 4에 종래의 버퍼앰프의 일예의 회로구성도를 도시하다.
도 4에 도시하는 버퍼앰프(1)는 저항(R1,R2,R3), NPN 트랜지스터(Q1)로 구성되어, 소위, 이미터 폴로어(콜렉터 접지)증폭회로를 구성하고 있다.
입력단자(TIN)에는 신호원(2)으로부터 입력신호가 공급된다. 입력단자(TIN)는 콘덴서(C1)를 통해서 NPN 트랜지스터(Q1)의 베이스에 접속되어, 저항(R1,R2)에 의하여 바이어스되어 있다.
저항(R1)은, 일단부가 전원전압(VCC)이 공급되는 전원전압단자(TVCC)에 접속되고 타단부가 콘덴서(C1) 및 저항(R2)의 일단부에 접속된다. 저항(R2)의 일단부는 콘덴서(C1) 및 저항(R1)의 타단부에 접속되어 타단부는 접지된다. 저항(R1,R2)에는 전원전압(VCC)이 인가(印加)되어, 저항(R1)과 저항(R2)과의 접속점에 전원전압(VCC)을 분압한 바이어스 전압이 발생한다.
입력단자(TIN)는, 콘덴서(C1)를 통해서 저항(R1)과 저항(R2)과의 접속점에 접속되어 있으므로, 입력단자(TIN)에 전원전압(VCC)에 공급된 입력신호는 저항(R1)과 저항(R2)과의 접속점에 발생한 바이어스 전압에 의하여 바이어스되어, NPN 트랜지스터(Q1)의 베이스에 공급된다.
NPN 트랜지스터(Q1)는 베이스에 콘덴서(C1)를 통해서 입력단자(TIN)가 접속되고 콜렉터가 전원전압단자(TVCC)에 접속되고 이미터가 저항(R3)을 통해서 접지된다. 저항(R3)은 부하저항을 구성하고 있고, NPN 트랜지스터(Q1)의 이미터로부터 정전류를 인입한다
NPN트랜지스터(Q1)은 입력신호에 따른 전류를 이미터에 공급한다. NPN트랜지스터(Q1)의 이미터와 저항(R3)과의 접속점은, 출력단자(Tout)에 접속된다.
NPN트랜지스터(Q1)는, 예를들면, 베이스 전류의 hfe배의 이미터 전류를 이미터로부터 출력하고, 이미터 전류에 따른 출력신호를 출력단자(TOUT)로부터 출력한다. 따라서, 입력신호가 크게 되면 이미터 전류가 크게 되고, 출력신호레벨이 크게 되고, 입력신호가 작아지면 이미터 전류가 작아지고 출력신호레벨이 작아진다.
출력단자(TOUT)에는, 직류 저지용의 디커플링콘덴서(CL) 및 부하저항(RL)이 접속되어, 부하저항(RL)에 입력신호에 따른 출력신호가 공급된다.
도 5에 종래의 버퍼앰프의 다른 일예의 회로 구성도를 도시한다. 동도면중 도 4와 동일구성부분에는 동일부호를 붙이고, 그 설명은 생략한다.
도 5에 도시하는 버퍼앰프(11)는 NPN트랜지스터(Q1)의 이미터로부터 정전류를 인입하는 수단을 전류를 고정도로 설정할 수 있는 커런트 미러회로(12)로 구성하여 이루어진다.
커런트 미러회로(12)는 NPN트랜지스터(Q11,Q12), 저항(R11)으로 구성된다. NPN 트랜지스터(Q11)는, 콜렉터가 NPN트랜지스터(Q1)의 이미터에 접속되고, 이미터가 접지되고, 베이스가 NPN트랜지스터(Q12)의 베이스 및 콜렉터에 접속되어 있다.
NPN트랜지스터(Q12)는 콜렉터 및 베이스가 저항(R11)을 통해서 전원단자(TVCC)에 접속되고 이미터는 접지된다.
커런트 미러회로(12)는, 전원전압(VCC)으로부터 저항(R11)을 통해서 NPN트랜지스터(Q12)의 베이스에 전류가 공급된다. NPN 트랜지스터(Q12)는 베이스에 공급된 전류에 의하여 구동되고, 컬렉터로부터 전류를 인입한다. NPN 트랜지스터(Q11)는 베이스가 NPN트랜지스터(Q12)의 베이스와 접속되어 있기 때문에, NPN트랜지스터(Q12)와 동일의 전류를 NPN트랜지스터(Q1)의 이미터로부터 인입한다.
도 5에 도시하는 버퍼앰프(11)에 의하면, 커런트 미러회로(12)에 의하여 NPN 트랜지스터(Q1)의 이미터로부터 인입하는 전류가 안정화되기 때문에, 고정도의 증폭 혹은 버퍼동작이 가능하게 된다.
도 6에 종래의 버퍼앰프의 다른 일예의 회로구성도를 도시한다.
도 6에 도시하는 버퍼앰프(21)는, NPN트랜지스터(Q21,Q22), PNP트랜지스터(Q23,Q24), 저항(R21,R22)으로 구성된다.
입자단자(TIN)에 신호원(22)이 접속된다. 입력단자(TIN)는 콘덴서(C1)를 통해서 NPN트랜지스터(Q21)의 이미터 및 PNP 트랜지스터(Q23)의 이미터에 접속된다. NPN트랜지스터(Q21)는, 베이스와 콜렉터가 서로 접속되어 다이오드를 구성하고 있다.
NPN트랜지스터(Q21)는 애노드로 되는 베이스 및 콜렉터가 저항(R21)을 통해서 전원단자(TVCC)에 접속되고 캐소드로 되는 이미터가 콘덴서(C1)를 통해서 입자단자(TIN)에 접속되어 있다.
PNP트랜지스터(Q23)는 콜렉터와 베이스가 접속되어 다이오드를 구성하고 있다. PNP트랜지스터(Q23)는 애노드로 되는 이미터가 콘덴서(C1)를 통해서 입력단자(TIN)에 접속되고, 캐소드로 되는 베이스 및 콜렉터가 저항(R22)을 통해서 접지되어 있다.
저항(R21), 다이오드 접속된 NPN 트랜지스터(Q21), 다이오드 접속된 PNP 트랜지스터(Q23), 저항(R22)은, 전원전압단자(TVCC)와 접지간에 직렬로 접속되어, 입력신호를 NPN트랜지스터(Q21)에 의하여 중심전압보다도 양측(정측;正側)으로 다이오드의 순방향 전압(VF)분량만큼 바이어스함과 동시에, PNP트랜지스터(Q23)에 의하여 중심전압보다도 음측(부측;負側)에 다이오드의 순방향 전압(VF)분만큼 바이어스한다.
중심전압보다도 양측에 다이오드의 순방향 전압분만큼 바이어스된 신호는 저항(R21)과 NPN트랜지스터(Q21)의 베이스 및 콜렉터와의 접속점으로부터 출력되어 NPN 트랜지스터(Q22)의 베이스에 공급된다. 또 중심전압보다도 음측에 다이오드의 순방향 전압분 만큼 바이어스된 신호는 저항(R22)과 PNP트랜지스터(Q23)의 베이스 및 콜렉터와의 접속점으로부터 출력되어 PNP트랜지스터(Q24)의 베이스에 공급된다.
NPN트랜지스터(Q22)는 콜렉터가 전원전압단자(TOUT)에 접속되고, 이미터는 출력단자(TOUT)에 접속되어, 중심전압보다도 양측에 다이오드의 순방향 전압분만큼 바이어스된 신호를 출력단자(TOUT)에 공급한다. 또, PNP트랜지스터(Q24)는 콜렉터가 접지되고, 이미터가 출력단자(TOUT)에 접속되어, 중심전압보다도 음측에 다이오드의 순방향 전압분 만큼 바이어스된 신호를 출력단자(TOUT)에 공급한다. 출력단자(TOUT)에는 디커플링콘덴서(CL)및 부하저항(RL)이 접속되어 NPN 트랜지스터(Q22) 및 PNP트랜지스터(Q24)로부터 얻어진 출력신호는 부하저항(RL)에 공급된다.
도 6은 소위 싱글엔드 푸시풀 증폭회로를 구성하고 있고, 입력신호를 중심전압의 양측과 음측으로 각각 따로따로 드라이브하는 것으로 충분한 출력신호를 얻는 구성으로 하고 있었다.
(발명이 해결하려고 하는 과제)
그런데, 종래의 도 4, 도 5, 도 6에 도시하는 증폭회로에서는, 저전압화, 저소비전류화를 도모하려하면, 출력신호레벨이 저하해버리는 등의 문제점이 있었다.
본 발명은 상기의 점에 감안하여 이루어진 것으로, 저전압, 저소비전류화를 하더라도 충분한 출력신호레벨이 얻어지는 증폭회로를 제공하는 것을 목적으로 한다.
(과제를 해결하기 위한 수단)
본 발명의 청구항 1은, 전원에 따라 정전류를 생성하는 정전류회로와, 입력신호가 베이스에 접속되고, 이미터에 당해 정전류회로가 접속되고, 콜렉터에 해당 전원이 접속된 당해 정전류회로와 당해 이미터와의 사이에서 출력신호를 출력하는 이미터 폴로어 회로와를 갖는 증폭회로에 있어서, 상기 이미터 폴로어 회로의 콜렉터 전류를 검출하고, 상기 콜렉터 전류에 따라서 상기 정전류회로로 생성되는 상기 정전류를 제어하는 전류제어회로를 갖고 있는 것을 특징으로 한다.
또한 상기 정전류회로를 상기 이미터 폴로어 회로의 이미터에 콜렉터가 접속되고, 상기 이미터 폴로어 회로의 이미터에 전류를 공급하는 제1의 트랜지스터와, 콜렉터 및 베이스가 상기 전원 및 상기 제1의 트랜지스터의 베이스에 접속된 제2의 트랜지스터로 이루어지는 커런트 미러회로로 구성하고, 상기 전류제어회로를 검출한 상기 이미터 폴로어 회로의 상기 콜렉터 전류에 따라 상기 제2의 트랜지스터의 베이스 전압을 제어하는 것을 특징으로 한다.
더욱이, 상기 전류제어회로를 상기 이미터 폴로어 회로의 콜렉터와 상기 전원과의 사이에 접속된 제1의 저항과, 상기 제1의 저항과 상기 이미터 폴로어 회로의 콜렉터와의 접속점과 상기 제2의 트랜지스터의 베이스와의 사이에 접속된 제1의 콘덴서를 갖는 구성으로 하고 있다.
청구항 1에 의하면, 이미터 폴로어 회로의 콜렉터 전류를 검출함으로써, 입력신호를 반전한 제어신호를 얻어, 입력신호의 반전신호에 따라 이미터 폴로어 회로의 이미터 전류를 제어함으로써, 적은 소비전력으로 이미터 폴로어 회로의 드라이브 능력을 향상시킬수가 있다.
또한 전류제어회로에 의하여 검출된 제어신호에 의하여 이미터 폴로어 회로의 이미터에 정전류를 공급하는 커렌트 미러회로의 베이스 전류를 제어함으로써, 이미터 폴로어 회로의 이미터 전류를 제어할 수 있기 때문에 입력신호의 반전신호에 따라 이미터 폴로어 회로의 이미터 전류를 제어할 수가 있고, 적은 소비전력으로 이미터 폴로어 회로의 드라이브 능력을 향상시킬수가 있다.
더욱이 제1의 저항에 의하여 이미터 폴로어 회로의 콜렉터 전압을 검출하고, 이미터 폴로어 회로의 출력신호와는 역위상의 신호를 검출할 수 있고, 검출한 신호를 제1의 콘덴서를 통해서 전류제어회로에 공급함으로써, 직류성분은 제거되고, 출력신호의 역위상의 신호를 정전류회로로 공급할 수 있기 때문에, 이미터 폴로어 회로의 이미터에 정전류를 공급하는 정전류회로를 소위 부트스트랩 효과에 의하여 직접 구동하고, 최소의 소비전력으로 이미터 폴로어 회로의 출력신호의 드라이브 능력을 향상할 수가 있다.
청구항 4는, 상기 전류제어회로를 상기 제1의 트랜지스터의 베이스와 상기 제1의 콘덴서와의 접속점과, 상기 제2의 트랜지스터의 베이스 및 콜렉터와의 사이에 접속된 제2의 저항을 갖는 구성으로 이루어진다.
청구항 4에 의하면, 상기 제1의 트랜지스터의 베이스와 상기 제1의 콘덴서와의 접속점과, 상기 제2의 트랜지스터의 베이스 및 콜렉터와의 사이에 제2의 저항을 접속함으로써, 제1의 트랜지스터의 베이스에 공급되는 출력신호의 역상의 신호의 감쇠를 저감할 수 있기 때문에, 제1의 트랜지스터를 효율적으로 구동할 수 있다.
청구항 5는, 상기 전류제어회로를 일단부가 상기 제2의 트랜지스터의 콜렉터 및 베이스와 상기 제2의 저항과의 접속점에 접속되고, 타단부가 정전위측에 접속된 제2의 콘덴서와를 갖는 구성으로 이룬다.
청구항 5에 의하면, 제2의 트랜지스터의 콜렉터 및 베이스와 상기 제2의 저항과의 접속점에 제2의 콘덴서를 접속함으로써, 제2의 저항과 함께 필터링 효과를 이루고, 제1의 저항으로 검출되고, 제1의 콘덴서를 통해서 공급된 출력신호의 역상의 신호의 제2의 트랜지스터의 콜렉터 및 베이스에의 공급을 억제할 수 있기 때문에, 제2의 트랜지스터로부터 제1의 트랜지스터에 안정하여 베이스전류를 공급할 수 있어, 이미터 폴로어 회로의 이미터에의 정전류의 공급을 안정하게 행할수 있다.
청구항 6은, 상기 전류제어회로에 상기 제1의 트랜지스터의 베이스와 상기 제1의 콘덴서와의 사이에 출력신호 조정용의 제3의 저항을 갖는 것을 특징으로 한다.
청구항 6에 의하면, 제2의 트랜지스터의 베이스와 제1의 콘덴서와의 사이에 출력신호 조정용의 제3저항을 설치함으로써, 제1의 저항으로 검출되고, 제1의 콘덴서를 통해서 공급된 출력신호의 역상의 신호의 제1의 트랜지스터에의 공급을 조정할수 있기 때문에, 제3의 저항을 조정함으로써 출력신호레벨을 용이하게 조정할 수 있다.
도 1은 본 발명의 제1실시예의 회로구성도이다.
도 2는 본 발명의 제1실시예의 동작파형도이다.
도 3은 본 발명의 제2실시예의 회로구성도이다.
도 4는 종래의 버퍼앰프의 일예의 회로구성도이다.
도 5는 종래의 버퍼앰프의 일예의 회로구성도이다.
도 6은 종래의 버퍼앰프의 다른 일예의 회로구성도이다.
"도면의 주요부분에 대한 부호의 설명"
31,41: 버퍼앰프 32: 커런트 미러회로 33: 전류제어회로
34: 신호원 Q31,Q32,Q33: NPN 트랜지스터 R31∼R37: 저항
C31,C32: 콘덴서 R4: 조정용 저항 CL: 부하용량
RL: 부하저항
(발명실시의 형태)
도 1에 본 발명의 제1실시예의 회로구성도를 도시한다.
본 실시예의 버퍼앰프(31)는 콘덴서(C30), 저항(R31,R32), NPN 트랜지스터(Q31) , 커런트 미러회로(32), 전류제어회로(33)로 구성되어, 소위, 이미터 폴로어(콜렉터접지) 증폭회로를 구성하고 있다.
입력단자(TIN)에는 신호원(34)으로부터 입력신호가 공급된다. 입력단자(TIN)는 콘덴서(C30)을 사이에 NPN트랜지스터(Q31)의 베이스에 접속되어, 저항(R31,R32)에 의하여 바이어스되어 있다. 콘덴서(C30)는 일단부가 입력단자(TIN)에 접속되고, 타단부가 NPN트랜지스터(Q31)의 베이스에 접속되어, 입력단자(TIN)에 공급된 입력신호로부터 직류성분을 제거하여 NPN트랜지스터(Q31)에 공급한다.
저항(R31)은, 일단부가 전원전압(VCC)이 공급되는 전원전압단자(TVCC)에 접속되고 타단부가 입력단자(TIN) 및 저항(R32)의 일단부에 접속된다. 저항(R32)의 일단부는, 입력단자(TIN) 및 저항(R31)의 타단부에 접속되고 타단부는 접지된다. 저항(R31,R32)에는 전원전압(VCC)이 인가되고, 저항(R31)과 저항(R32)과의 접속점에 전원전압 VCC을 분압한 바이어스 전압이 발생한다.
입력단자(TIN)는 저항(R31)과 저항(R32)과의 접속점에 접속되어 있으므로, 입력단자(TIN)에 전원전압(VCC)에 공급된 입력신호는, 저항(R31)과 저항(R32)과의 접속점에 발생한 바이어스 전압에 의하여 바이어스되어, NPN트랜지스터(Q31)의 베이스에 공급된다.
NPN트랜지스터(Q31)는 청구항중의 이미터 폴로우 회로에 상당하고, 베이스에 입력단자(TIN)가 접속되고, 콜렉터가 전원전압단자(TVCC)에 접속되고, 이미터가 커렌트 미러회로(32)에 접속된다. 커렌트 미러회로(32)는 청구항중의 정전류회로에 상당하고, NPN 트랜지스터(Q32,Q33), 저항(R33,R34,R35)으로 구성된다.
NPN트랜지스터(Q32)는 청구항중의 제1트랜지스터에 상당하고, 콜렉터가 NPN트랜지스터(Q31)의 이미터에 접속되고, 이미터는 저항(R34)을 통해서 접지되고, 베이스는 전류제어회로(33)를 통해서 NPN 트랜지스터(Q33)의 콜렉터 및 베이스에 접속되어 있다.
NPN트랜지스터(Q33)는, 청구항중의 제2의 트랜지스터에 상당하고, 콜렉터 및 베이스가 저항(R33)를 통해서 전원단자(TVCC)에 접속됨과 동시에, 전류제어회로(33)를 통해서 NPN트랜지스터(Q32)의 베이스에 접속되고, 이미터는 저항(R35)을 통해서 접지된다. 저항(R33)은 일단부가 전원단자(TVCC)에 접속되고, 타단부가 NPN트랜지스터(Q33)의 콜렉터 및 베이스에 접속되어, NPN트랜지스터(Q33)의 콜렉터 및 베이스에 전류를 공급한다.
저항(R34)은, 일단부가 NPN트랜지스터(Q32)의 이미터에 접속되고, 타단부가 접지되고, NPN 트랜지스터(Q32)의 이미터 전류를 안정화한다. 또, 저항(R35)은, 일단부가 NPN트랜지스터(Q33)의 이미터에 접속되고 타단부가 접지되고, NPN 트랜지스터(Q33)의 이미터 전류를 안정화한다.
커렌트 미러회로(32)는 전원전압(VCC)에서 저항(R33)을 통해서 NPN트랜지스터(Q33)의 베이스에 전류가 공급된다. NPN트랜지스터(Q33)는 베이스에 공급된 전류에 의하여 구동되고, 콜렉터로부터 전류를 인입한다. NPN트랜지스터(Q33)가 구동되면, NPN트랜지스터(Q32)의 베이스는 NPN트랜지스터(Q33)의 베이스와 전류제어회로(33)와 접속되어 있기 때문에, NPN트랜지스터(Q32)의 베이스에 전류제어회로(33)를 통해서 전류가 공급되고, NPN트랜지스터(Q33)와 동일 전류를 NPN트랜지스터(Q31)의 이미터로부터 인입한다.
전류제어회로(33)는 저항(R36,R37) 및 콘덴서(C31,C32)로 구성된다.
저항(R36)은 청구항 중의 제1의 저항에 상당하고, 일단부가 전원단자(TVCC)에 접속되고, 타단부가 NPN트랜지스터(Q31)의 콜렉터에 접속되어, NPN트랜지스터(Q31)의 콜렉터 전류에 따른 전압을 발생시킨다.
저항(R36)과 NPN트랜지스터(Q31)의 콜렉터와의 접속점에는 콘덴서(C31)의 일단부가 접속된다. 콘덴서(C31)의 타단부는, 커렌트 미러회로(32)를 구성하는 NPN트랜지스터(Q32)의 베이스에 접속된다.
콘덴서(C31)는 청구항중의 제1의 콘덴서에 상당하고, 저항(R36)에서 검출된 NPN 트랜지스터(Q31)의 콜렉터 전압내의 신호성분만을 NPN트랜지스터(Q32)의 베이스에 공급한다.
저항(R37)은 청구항중의 제2의 트랜지스터에 상당하고, 커런트 미러회로(32)를 구성하는 NPN트랜지스터(Q32)의 베이스와 커런트 미러회로(32)를 구성하는 NPN트랜지스터(Q33)의 베이스 및 콜렉터와의 사이에 접속되고, 콘덴서(C31)를 통해서 공급된 신호의 NPN트랜지스터(Q33)의 베이스 및 콜렉터 측으로의 공급을 억제하고, 콘덴서(C31)를 통해서 공급된 신호의 NPN 트랜지스터(Q32)의 베이스측에 감쇠를 작게 공급하는 역할이 있다.
콘덴서(C32)는, 청구항중의 제2의 콘덴서에 상당하고, 일단부가 커런트미러회로(32)를 구성하는 NPN 트랜지스터(Q33)의 베이스 및 콜렉터와의 접속점에 접속되어, 타단부가 접지되어, 저항(R37)와 함께 필터를 구성하고, NPN 트랜지스터(Q33)의 베이스 전류의 NPN트랜지스터(Q32)의 베이스에의 공급을 안정화하고 있다.
출력단자(TOUT)는 NPN 트랜지스터(Q31)의 이미터와 커런트미러회로(32)를 구성하는 NPN 트랜지스터(Q32)의 콜렉터와의 접속점에 접속되고, NPN 트랜지스터(Q31)의 이미터전류, 및 커런트미러회로(32)의 NPN트랜지스터(Q32)로부터 인입되는 전류에 의하여 출력신호가 결정된다.
출력단자 TOUT에는 디커플링콘덴서(CL), 및 부하저항(RL)이 접속되고, 출력단자(TOUT)에 공급된 출력신호는 디커플링콘덴서(CL)를 통해서 직류성분이 제거되어 부하저항(RL)에 공급된다.
다음에 본 실시예의 동작을 설명한다.
도 2에 본 발명의 제1실시예의 동작파형도를 도시한다.
도 2에 있어서, a는 입력신호, b는 출력신호, c는 NPN트랜지스터(Q31)의 콜렉터전압, d는 NPN트랜지스터(Q32)의 베이스전압, e는 NPN트랜지스터(Q33)의 베이스 전압의 파형을 도시하다.
입력단자(TIN)에 공급된 입력신호는, 콘덴서(C30)을 통해서 NPN트랜지스터(Q31)에 공급된다. NPN트랜지스터(Q31)는 입력단자(TIN)에 공급된 입력신호(a)의 레벨이 상승하면 온되어, 이미터 전류를 증가시킨다. 이때, NPN트랜지스터(Q31)가 온되기 때문에, NPN트랜지스터(Q31)의 콜렉터 전압은 저하한다.
콜렉터 전압이 저하하면, 커런트미러회로(32)의 NPN트랜지스터(Q32)의 베이스전압(d)이 저하한다. 커런트미러회로(32)의 NPN트랜지스터(Q32)는 베이스전압(d)이 저하하면 오프하고, 출력신호(b)의 레벨을 상승시킨다.
이와 같이, NPN트랜지스터(Q31)의 이미터로부터 정전류를 인입하는 커런트미러회로(32)의 NPN트랜지스터(Q32)의 베이스전압을 입력신호와 역위상의 신호에 따라서 제어함으로써 입력신호(a)가 저하하였을 때에는 NPN트랜지스터(Q31)가 부트되어, NPN트랜지스터(Q31)의 드라이브를 돕는 것이 가능하다.
또, NPN트랜지스터(Q31)가 하강하면, NPN트랜지스터(Q31)의 이미터전류(=콜렉터전류)는 감소하고, 이 때문에, NPN트랜지스터(Q31)의 콜렉터전압이 상승하고, NPN트랜지스터(Q32)의 베이스 전류를 증대시켜, NPN트랜지스터(Q32)의 콜렉터 전류가 증대한다. 따라서 싱크능력을 향상시킬수가 있다.
더욱이, 종래부터 있는 커런트미러회로(32)를 사용하여 출력신호의 레벨을 상승시킬 수 있으므로, 저전압, 저소비전류로, 충분한 출력신호가 얻어진다. 또한, 이때, NPN트랜지스터(Q33)의 베이스전압(e)은, 저항(R37) 및 콘덴서(C32)에 의한 필터링 효과에 의하여 억제되어 정전류 특성의 열화를 방지하고 있다.
도 3에 본 발명의 제2실시예의 회로구성도를 도시한다. 동도면중, 도 1와 동일 구성부분에는 동일 부호를 붙이고 그 설명을 생략한다.
본 실시예의 버퍼앰프(41)는, 도 1의 버퍼앰프(31)와는 전류제어회로의 구성이 다르다. 본 실시예의 전류제어회로(42)는, 콘덴서(C) 와 커런트미러회로(31)의 NPN트랜지스터(Q)의 베이스와의 사이에 저항(R)을 접속하여 이루어진다.
저항(R41)은, 청구항중의 제3의 저항에 상당하고, 저항(R36)에 의하여 검출되어, 콘덴서(C31)에 의하여 신호성분만이 추출된 신호의 커런트미러회로(32)를 구성하는 NPN트랜지스터(Q32)의 베이스에의 공급량을 조정한다. 출력단자(TOUT)로부터 출력되는 출력신호를 크게하고 싶을 때에는, 저항(R41)을 작게 설정하면 좋다.
저항(R41)을 작게 설정함으로써, 콘덴서(C31)로부터 커런트미러회로(32)의 NPN트랜지스터(Q32)의 베이스에 공급되는 신호를 크게할 수 있다. 이 때문에, 콘덴서(C31)로부터 공급되는 신호에 따라 커런트미러회로(32)의 NPN트랜지스터(Q32)가 크게 변화하고, NPN트랜지스터(Q31)의 이미터로부터 인입되는 전류를 크게 변화시킬수가 있다.
또, 출력단자(TOUT)로부터 출력되는 출력신호를 억제하고 싶을 때에는, 저항(R41)을 크게 설정하면 좋다. 저항(R41)을 크게 설정함으로써, 콘덴서(C31)로부터 커런트미러회로(32)의 NPN트랜지스터(Q32)의 베이스에 공급되는 신호를 작게할 수 있다. 이 때문에 콘덴서(C31)로부터 공급되는 신호에 따른 커런트미러회로(32)의 NPN트랜지스터(Q32)의 변동이 작기 때문에, NPN트랜지스터(Q31)의 이미터로부터 인입되는 전류가 작게 변화하는 것으로 된다.
이와 같이, 본 실시예에 의하면, 저항(R)에 의하여 주파수 특성 및 드라이브 능력을 조정할 수 있다. 더욱이, 상기 제1 및 제2실시예에서는 NPN트랜지스터(Q31,Q32,Q33)을 단일의 트랜지스터로 구성하였지만, 보다 큰 전류증폭율(hFE)을 얻고 싶을 경우등에는, NPN트랜지스터(Q31,Q32,Q33)을 각각 달링턴 접속한 회로구성으로 치환하는 구성도 고려된다.
또, 상기 제1 및 제2실시예에서는 NPN트랜지스터(Q31,Q32,Q33)을 NPN트랜지스터로 구성하였지만, 트랜지스터의 극성을 역극성의 PNP트랜지스터로 구성하더라도 꼭같은 회로를 구성할 수 있어, 제1 및 제2실시예와 꼭같은 작용·효과가 얻어지는 것은 말할 필요가 없다.
상술하는 바와 같이, 본 발명의 청구항 1에 의하면 이미터 폴로어 회로의 콜렉터 전류를 검출함으로써, 입력신호를 반전한 신호를 얻어, 입력신호의 반전신호에 따라 이미터 폴로어 회로의 이미터 전류를 제어함으로써, 작은 소비전류로 이미터 폴로어 회로의 드라이브 능력을 향상시킬수 있는 등의 특장을 갖는다.
또한 전류제어회로에 의하여 검출된 제어신호에 의하여 이미터 폴로어 회로의 이미터에 정전류를 공급하는 커런트미러회로의 베이스 전류를 제어함으로써, 이미터 폴로어 회로의 이미터 전류를 제어할 수 있기 때문에, 입력신호의 반전신호에 따라 이미터 폴로어 회로의 이미터 전류를 제어할 수 있어, 작은 소비전류로 이미터 폴로어 회로의 드라이브 능력을 향상시킬수 있는 등의 특장을 갖는다.
더욱이, 제1의 저항에 의하여 이미터 폴로어 회로의 콜렉터 전압을 검출하고, 이미터 폴로어 회로의 출력신호와는 역위상의 신호를 검출할 수 있어, 검출한 신호를 제1의 콘덴서를 통해서 전류제어회로에 공급함으로써, 직류성분은 제거되어, 출력신호의 역위상의 신호를 정전류회로에 공급할 수 있기 때문에, 이미터 폴로어 회로의 이미터에 정전류를 공급하는 정전류회로를 직접구동하고, 최소의 소비전력으로 이미터 폴로어 회로의 출력신호의 드라이브 능력을 향상시킬수 있는 등의 특장을 갖는다.
청구항 4에 의하면, 상기 제1의 트랜지스터의 베이스와 상기 제1의 콘덴서와의 접속점과, 상기 제2의 트랜지스터의 베이스 및 콜렉터와의 사이에 제2의 저항을 접속함으로써, 제2의 트랜지스터의 베이스에 공급되는 출력신호의 역상의 신호의 감쇠를 저감할 수 있기 때문에, 제1의 트랜지스터를 효율적으로 구동할 수 있는 등의 특징을 갖는다.
청구항 5에 의하면, 제2의 트랜지스터의 콜렉터 및 베이스와 상기 제2의 저항과의 접속점에 제2의 콘덴서를 접속함으로써, 제2의 저항과 함께 필터링 효과를 나타내고, 제1의 저항으로 검출되어, 제1의 콘덴서를 통해서 공급된 출력신호의 역상의 신호의 제2의 트랜지스터의 콜렉터 및 베이스에의 공급을 억제할 수 있기 때문에, 제2의 트랜지스터로부터 제1의 트랜지스터에 안정하게 베이스 전류를 공급할 수 있어, 이미터 폴로어 회로의 이미터에의 정전류의 공급을 안정하게 행할수 있는 등의 특징을 갖는다.
청구항 6에 의하면 제1의 트랜지스터의 베이스와 제1의 콘덴서와의 사이에 출력신호조정용의 제3의 저항을 설치함으로써, 제1의 저항으로 검출되어, 제1의 콘덴서를 통해서 공급된 출력신호의 역상의 신호의 제1의 트랜지스터에의 공급을 조정할 수 있기 때문에, 제3의 저항을 조정함으로써 출력신호레벨을 용이하게 조정할 수 있는 등의 특장을 갖는다.

Claims (4)

  1. 전원에 따라 정전류를 생성하는 정전류회로와, 입력신호가 베이스에 접속되고, 이미터에 이 정전류회로가 접속되고, 콜렉터에 이 전원이 접속되어 이 정전류회로와 이 이미터의 사이로부터 출력신호를 출력하는 이미터 폴로어 회로를 갖고 있는 증폭회로에 있어서,
    상기 이미터 폴로어 회로의 이미터에 콜렉터가 접속되고, 상기 이미터 폴로어 회로의 이미터에 전류를 공급하는 제1의 트랜지스터와, 콜렉터 및 베이스가 상기 전원 및 상기 제1의 트랜지스터의 베이스에 접속된 제2의 트랜지스터로 이루어지는 커런트미러회로로 구성되는 정전류회로와,
    이미터 폴로어 회로의 콜렉터와 상기 전원과의 사이에 접속된 제1의 저항과, 상기 제1의 저항과 상기 이미터 폴로어 회로의 콜렉터와의 접속점과 상기 제2의 트랜지스터의 베이스와의 사이에 접속된 제1의 콘덴서를 가지며, 상기 이미터 폴로어 회로의 콜렉터 전류를 검출하여 상기 콜렉터 전류에 따라 상기 정전류회로에서 생성되는 상기 정전류를 제어하는 전류제어회로를 갖는 것을 특징으로 하는 증폭회로.
  2. 제 1 항에 있어서, 상기 전류제어회로는, 상기 제1의 트랜지스터의 베이스와 상기 제1의 콘덴서와의 접속점과,상기 제2의 트랜지스터의 베이스 및 콜렉터와의 사이에 접속된 제2의 저항을 갖고 있는 것을 특징으로 하는 증폭회로.
  3. 제 1 항에 있어서, 상기 전류제어회로는, 일단부가 상기 제2의 트랜지스터의 콜렉터 및 베이스와 상기 제2의 저항과의 접속점에 접속되고, 타단부가 정전위측에 접속된 제2의 콘덴서를 갖고 있는 것을 특징으로 하는 증폭회로.
  4. 제 1 항에 있어서, 상기 전류제어회로는 상기 제1의 트랜지스터의 베이스와 상기 제1의 콘덴서와의 사이에 출력신호조정용의 제3의 저항을 갖고 있는 것을 특징으로 하는 증폭회로.
KR1019970010209A 1996-03-26 1997-03-25 증폭회로 KR100269007B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-70574 1996-03-26
JP8070574A JPH09260974A (ja) 1996-03-26 1996-03-26 増幅回路

Publications (2)

Publication Number Publication Date
KR970068137A KR970068137A (ko) 1997-10-13
KR100269007B1 true KR100269007B1 (ko) 2000-10-16

Family

ID=13435468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970010209A KR100269007B1 (ko) 1996-03-26 1997-03-25 증폭회로

Country Status (3)

Country Link
US (1) US5874858A (ko)
JP (1) JPH09260974A (ko)
KR (1) KR100269007B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915958B2 (en) 2007-10-30 2011-03-29 Renesas Electronics Corporation Amplifier

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504937B1 (en) * 1998-01-06 2003-01-07 Vxi Corporation Amplifier circuit for electret microphone with enhanced performance
US6154063A (en) * 1999-04-26 2000-11-28 Maxim Integrated Products, Inc. Class AB emitter follower buffers
CA2375229A1 (en) 1999-06-17 2000-12-28 Source Precision Medicine, Inc. Method and compounds for inhibiting activity of serine elastases
AUPQ801000A0 (en) * 2000-06-07 2000-06-29 Techstream Pty Ltd Improved output device changeover method for push-pull amplifiers
JP3470797B2 (ja) * 2000-06-12 2003-11-25 富士通カンタムデバイス株式会社 バッファ回路
JP2003298365A (ja) * 2002-03-29 2003-10-17 New Japan Radio Co Ltd 高周波アンプ回路
JP3885073B2 (ja) * 2004-07-30 2007-02-21 日本テキサス・インスツルメンツ株式会社 バッファ回路
US7256654B2 (en) 2005-04-12 2007-08-14 Raytheon Company Amplifying a signal using a current shared power amplifier
JP2007014039A (ja) * 2006-10-23 2007-01-18 Texas Instr Japan Ltd 増幅回路
JP5355366B2 (ja) * 2009-12-02 2013-11-27 株式会社東芝 差動増幅回路および無線受信機
EP2506425B1 (en) 2011-04-01 2013-12-25 Nxp B.V. Source or emitter follower buffer circuit and method
US8941959B2 (en) * 2012-12-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection apparatus
US9628099B2 (en) * 2014-12-05 2017-04-18 Texas Instruments Incorporated Load current compensation for analog input buffers
WO2017145241A1 (ja) * 2016-02-22 2017-08-31 健 赤石 増幅器の出力回路
US11971735B2 (en) * 2019-11-01 2024-04-30 Texas Instruments Incorporated Low area frequency compensation circuit and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701032A (en) * 1971-02-16 1972-10-24 Rca Corp Electronic signal amplifier
US4573021A (en) * 1984-03-22 1986-02-25 Widlar Robert J Circuit output stage arrangement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915958B2 (en) 2007-10-30 2011-03-29 Renesas Electronics Corporation Amplifier

Also Published As

Publication number Publication date
JPH09260974A (ja) 1997-10-03
KR970068137A (ko) 1997-10-13
US5874858A (en) 1999-02-23

Similar Documents

Publication Publication Date Title
KR100269007B1 (ko) 증폭회로
US4327319A (en) Active power supply ripple filter
US7576595B2 (en) Buffer circuit
JPH09260964A (ja) 高周波増幅回路
US4692711A (en) Current mirror circuit
US4460876A (en) Low consumption, wide-band linear amplifier operating in sliding class A
US4706039A (en) Amplifier arrangement
US6903609B2 (en) Operational amplifier
US5282039A (en) Video signal amplifier arrangement for a television display tube
KR960005376B1 (ko) 출력회로
US4584535A (en) Stabilized current-source circuit
KR100325900B1 (ko) 증폭회로
KR19990029893A (ko) 펄스출력회로
KR100646026B1 (ko) 넓은 주파수범위를 가지는 ｓｒｐｐ회로
US4990863A (en) Amplifier output stage
US5963093A (en) Class AB output stage wih reduced distortion
JP3091047B2 (ja) 光信号増幅回路
JPH0548349A (ja) 差動増幅器回路
JPH08148944A (ja) 演算増幅器
US6084477A (en) Class AB output stage for an audio power amplifier
JP2001284969A (ja) 電力増幅器
JP3423200B2 (ja) 増幅器
JPH04369907A (ja) 高周波増幅回路
JP2844796B2 (ja) 増幅回路
JPH0258911A (ja) 電力増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130515

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee