JPH0548349A

JPH0548349A - 差動増幅器回路

Info

Publication number: JPH0548349A
Application number: JP3228471A
Authority: JP
Inventors: Heihachiro Ebihara; 平八郎海老原
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1991-08-15
Filing date: 1991-08-15
Publication date: 1993-02-26

Abstract

(57)【要約】【目的】本発明はスパイク状の信号を高速に増幅し、
大電圧、大電流負荷を得るための、低消費電流のブース
ターを用いた差動増幅器回路を提供し、例えば電気光学
的表示装置に応用して高品質な表示を得ようとするもの
である。【構成】コレクターもしくはドレイン出力型の反転ブ
ースターであって、出力トランジスターの制御電極に入
力電位に依存するバイアスを印加すると共に、カップリ
ングコンデンサーで入力信号を印加する。【効果】極めて高速に作動し、大振幅、大電流負荷が
得られ、かつ低消費電流で有る上安価に実施できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はスパイク状の間欠的な信
号を電流増幅、電圧増幅する低消費電力の高速差動増幅
器回路に関するものである。

【０００２】

【従来の技術】差動増幅器は２つの入力端に印加する入
力電圧を機能的に処理できるため、非常に有益な増幅器
であるが、高速に電力を取り出す場合は能力的に不十分
な場合が多い。高出力電流をうたったものは一般に速度
が遅く、高速性をうたったものは一般に低出力電流であ
る。勿論、高速、高出力電流のものも有るが、これらは
小信号範囲の場合が多く、大振幅になると急速に速度が
低下するものがほとんどである。本発明者はスパイク状
の信号に応答する、高速、高出力電圧、高出力電流、低
消費電力の差動増幅器を用いる必要性に迫られて、市販
されている製品について調査したが性能的に完全に満足
するものは見あたらず、また近い性能を有するものは極
めて高価であった。

【０００３】差動増幅器が十分な性能を有していない場
合、通常差動増幅器の能力を補うためにはブースターが
用いられる。すなわち差動増幅器の機能は十分に活か
し、差動増幅器にない特性は外部回路で補う考え方であ
る。本発明者は従来のブースターについても調査した
が、これにも適当なものは見いだせなかった。

【０００４】従来例を示す前に本発明者が必要とした差
動増幅器あるいはブースターの機能及び特性について説
明して置く。図２は本発明者が特願平２−１８４１４７
号に於いて提案した表示装置用の駆動電源回路である。
周知の如く、液晶は負荷として容量性を示し、駆動状態
が変化したときスパイク状の電流が流れる。液晶に流れ
る電流が、電源線に介在する抵抗に流れるときに生ずる
電圧降下は、液晶画素の両端に印加される電圧を理想的
な矩形波からずらし、コントラストの低下やクロストー
クの発生を招く。図２はこの現象を改善するため一実施
例であって、極めて顕著な優れた効果を与える。

【０００５】図２に於いてＶＨ、ＶＬはセグメント電極
駆動回路を介して液晶パネルのセグメント電極に印加さ
れる電位である。ＶＭは行電極駆動回路を介して液晶の
行電極に与えられる電位である。抵抗ｒｓ、ｒｃは電源
線に寄生する抵抗である。従来はＶＭの値として（ＥＡ
＋ＥＢ）／２なる固定電位を与えていたが、図２の場合
はセグメント駆動回路を介して液晶に流れ込む、あるい
は液晶から流れ出す電流ＩＨ、ＩＬに対応した電圧をＶ
Ｍに重畳し、電流が寄生抵抗に誘起する電圧降下を補正
する事により、液晶の両端に印加される駆動電圧波形を
理想状態に近づけて、性能低下を防いでいる。

【０００６】図３は図２の回路の動作波形図であって、
図２に於ける電流ＩＨ、ＩＬが容量性負荷であるところ
の液晶にスパイク状に流れると、前記差動増幅器２００
の正入力端の電位ＥＰは前記電流ＩＨ、ＩＬに対応して
変動し、該差動増幅器２００の出力ＶＭは（ＥＡ＋Ｅ
Ｂ）／２−（１／２＋Ｒ／ｒ）・Ｒａ・（ＩＨ−ＩＬ）
となり、前記電流ＩＨが流れるとＶＭは下降し、前記電
流ＩＬが流れるとＶＭは上昇し、この結果寄生抵抗ｒ
ｓ、ｒｃによる電圧降下によって生ずる液晶駆動電圧の
歪を補正する。

【０００７】ＶＭの値を固定値でなく、液晶に流れる電
流に応じて変動させる事により目的を達成出来るのであ
るが、図２の回路が十分な効果を発揮するためには図２
に示した差動増幅器２００に過酷な性能が要求される。
ＩＨ、ＩＬが流れないときはＶＭは（ＥＡ＋ＥＢ）／２
が維持されていれば良いだけで、出力電流は必要ない
が、ＩＨ、ＩＬが流れたときには比較的高い出力電圧と
比較的大きな出力電流が要求され、しかも一連の動作は
負荷を介しての正帰還を伴うため、動作速度も極めて速
く、前記差動増幅器２００には大振幅、大電流出力と併
せて高速性も要求される。前記差動増幅器に必要な性能
は液晶パネルの大きさや、駆動条件によって異なるが、
一例を挙げると、出力電圧の最大値は±１０Ｖ、最大出
力電流は数１００ｍＡ、応答速度は１００ｎＳ以下であ
る。また液晶表示装置は小型電池で動作する機器に登載
される事が多く、負荷電流以外の消費電流は十分小さく
なければならない。

【０００８】必要とされる差動増幅器の性能を項目的に
上げると（１）電圧増幅率が高い事。（２）大電圧出力がとれる事。（３）電流増幅率が高い事。（４）大電流出力がとれる事。（５）高速である事。（６）無負荷時の静的消費電流が小さい事。（７）直流帰還が掛けられる事。となるが、発明者が各項目毎に要求する性能に対し、部
分的に条件を満たす製品は有っても、これらの全ての条
件を同時に満たすものは見当たらず、また一部性能を無
視した上で比較的要求性能に近いと考えられる製品は極
めて高価であり、表示装置の部分として使用する事が制
限される。

【０００９】そこでブースターの利用を考えざるを得な
くなるが、ブースターには様々な従来技術があり、代表
的な例を図４、図５に示す。図４（ａ）、（ｂ）は非反
転型のブースターであって、出力がエミッター側からと
られるため、電圧増幅率が無く、電流増幅としか働かな
い。従って大きな電圧出力を得るためには差動増幅器に
大振幅動作が要求されるため、該差動増幅器の動作速度
が著しく低下してしまうため使用できない。図５は反転
型のブースターであって、図５（ａ）は最終段のトラン
ジスターのエミッターに挿入されている抵抗の値を十分
小さくすれば電圧増幅率は十分にとれるが、出力電位が
電源電圧のほぼ中央付近に於ける消費電流が極めて多く
なってしまう欠点がある。またブースターの入力信号源
として、電源から差動増幅器に流れる電流による電圧降
下を用いているため、該電流が該差動増幅器の出力端に
接続された抵抗に流れる電流にほぼ等しくなるようにす
る必要があり、該抵抗値を比較的小さな値に設定しなけ
ればならず、この点でも無駄な電力を消費してしまう。
また図５（ｂ）は交流増幅用のもので、直流的には全く
信号が伝達されないので、直流的な帰還を掛けて使用す
る事は出来ない。

【００１０】図６（ａ）は前記条件（４）、（６）の条
件を除けば他の条件は満たすと考えられる構成である。
すなわち抵抗６０２、６０９の値が比較的小さければ、
差動増幅器９９９の出力信号の僅かな変動に対しても十
分に大きな電圧振幅の出力が得られ、かつその出力を前
記差動増幅器９９９に帰還する事が出来る。しかしＰＮ
ＰトランジスターとＮＰＮトランジスターを貫通して流
れる電流が多いため、前記（４）、（６）の条件を満足
しない。該条件（６）を満足させるためには前記抵抗６
０２、６０９の値を十分に大きくしなければならない。
ところがこのような条件の下では、低電流化は達成でき
るが、逆にその他の条件が満足できなくなる。すなわち
負荷に対し大電流を供給するためには前記ＰＮＰトラン
ジスター、ＮＰＮトランジスターに大きなベース電流を
流す必要があるから、前記抵抗６０２、６０９の値が大
きいとすれば、前記差動増幅器９９９出力振幅を大きく
せざるを得ず、結果的に大電流出力時に前記条件（１）
が満たせなくなる。また先に述べたように前記差動増幅
器９９９に大振幅出力を要求すれば該差動増幅器９９９
応答性は犠牲になり前記条件（５）が満足できなくな
る。更に図６（ａ）の構成は各トランジスターの直流増
幅率のばらつきにより、静的消費電流もばらつきが大き
くなる。

【００１１】そこで図６（ｂ）が考えられる。すなわち
前記ＰＮＰトランジスターのベース、エミッター間に新
規に抵抗６０５を、また前記ＮＰＮトランジスターのベ
ース、エミッター間に新規に抵抗６１２を挿入する。こ
の構成にすると各トランジスターのベースバイアス電位
は図６（ａ）に比べて安定化するとともに、前記抵抗６
０２、６０９の値を小さく設定しても静的消費電流を減
少させる事が可能になる。しかしながら前記差動増幅器
９９９の出力電圧も前記抵抗６０２、６０９と前記抵抗
６０５、６１２に分圧されて各トランジスターに印加さ
れる事になるため、同一負荷電流を得ようとすれば前記
差動増幅器９９９の出力電圧を分圧比分だけ大きくしな
ければならず、それだけ該差動増幅器９９９の速度を犠
牲にする事になる。

【００１２】

【発明が解決しようとする課題】そこで本発明の目的は（１）スパイク状の信号を電圧、電流増幅する差動増幅
器用ブースターであって、差動増幅器と共に用いて、全
体として、前記（１）乃至（７）の条件を満足させるよ
うな差動増幅器用ブースターを提供する事。（２）スパイク状の信号を電圧、電流増幅する差動増幅
器であって、前記（１）乃至（７）の条件を満足し、か
つ安価で新規な差動増幅器を提供する事。である。

【００１３】

【課題を解決するための手段】本発明が上記課題（１）
を解決するために用いる手段の一つは、差動増幅器出力
を抵抗とコンデンサーの並列回路を介してＰＮＰトラン
ジスターのベース端子に印加し、該ＰＮＰトランジスタ
ーのエミッター端子は第１の電源線に接続し、該ＰＮＰ
トランジスターのコレクターはＮＰＮトランジスターの
コレクター端子に接続して出力端となし、該ＮＰＮトラ
ンジスターのエミッター端子は第２の電源線に接続し、
ベース端子には抵抗とコンデンサーの並列回路を介して
前記差動増幅器出力を印加する事、他の一つの手段は入
力信号が分圧される割合を小さくして上記コンデンサー
の省略をはかる事であり、上記課題（２）を解決するた
めに用いる手段のは上記課題（１）の解決により得られ
たブースターを差動増幅器内部に組み込み、該ブースタ
ーの性能を最大限に利用する事により全体の構成を単純
化し、かつ全体として上記（１）乃至（７）の条件をよ
りいっそう十分なものにする事である。

【００１４】

【作用】本発明によれば前記ＰＮＰトランジスター、Ｎ
ＰＮトランジスターの静的バイアスは、それぞれのベー
ス端子に接続された抵抗により決定され、両方のトラン
ジスターを貫通して流れる電流の値は極めて小さく設定
できる。また動的信号はそれぞれのトランジスターのベ
ース端子に接続されたコンデンサーを介して、分圧され
る事なく該ベース端子に直接供給され、しかも前記トラ
ンジスターはエミッター接地であるから電圧増幅率が十
分有るため、前記差動増幅器の出力は小振幅で良く、該
差動増幅器の高速応答性が失われない。またトランジス
ターの電流増副作用により瞬間的に大振幅、大電流を負
荷に与える事が出来る。更に前記ＰＮＰトランジスタ
ー、ＮＰＮトランジスターの静的バイアス手段は、入力
端に直流的に接続されているから、差動増幅器の入力端
に直流的な帰還回路を設ける事が可能である。

【００１５】

【実施例】図７（ａ）は図６（ａ）を基本にした本発明
の第１の実施例であり、差動増幅器９９９の出力が本発
明になるブースター７００に供給される。該ブースター
７００の構成は次の如くである。入力端は抵抗１０２
と、これに並列のコンデンサー１０３を介してＰＮＰト
ランジスター１０４のベース端子に接続するとともに、
抵抗１０９と、これに並列なコンデンサー１１０を介し
てＮＰＮトランジスター１１１のベース端子に接続す
る。前記ＰＮＰトランジスター１０４のエミッター端子
は第１の電源線Ｈ１に接続し、前記ＮＰＮトランジスタ
ー１１１のエミッター端子は第２の電源線Ｌ１に接続す
る。該ＮＰＮトランジスター１１１と前記ＰＮＰトラン
ジスター１０４のコレクターは共通に接続して出力端と
なす。

【００１６】図７（ａ）に於いて、前記抵抗１０２と１
０９の値は前記ブースター７００の静的消費電流を押さ
えるため十分に大きな値を有する。これに対し動的信号
は前記コンデンサー１０３、１１０を介して前記トラン
ジスター１０４、１１１のベースに印加されるため、前
記差動増幅器９９９の出力振幅が小さくても前記トラン
ジスター１０４、１１１を十分能動にする事が出来る。
従って前記差動増幅器９９９の高速性を損なう事がな
い。

【００１７】図７（ｂ）は本発明の第２の実施例であっ
て、ブースター７１０は前記図７（ａ）に於いて、前記
トランジスター１０４、１１１のベースバイアスを安定
化するために、該トランジスター１０４、１１１のベー
ス端子と電源線Ｈ１、Ｌ１間にそれぞれ抵抗１０５、１
１２を挿入したものである。図６（ｂ）の説明で述べた
ように、図７（ｂ）の構成にすると前記抵抗１０２、１
０９を介して前記トランジスター１０４、１１１のベー
スに印加される信号は分圧される事になるが、動的信号
は前述のように前記コンデンサー１０３、１１０によっ
て伝達されるので、分圧されるのは静的な信号のみと考
えて良い。本発明の場合は静的状態に於いては出力電流
はほとんど必要ないため、静的信号が分圧されても静的
状態を保持するために前記差動増幅器９９９の出力信号
が大きく変化する事はなく、該差動増幅器の性能を低下
させる事はない。

【００１８】本発明の第１実施例、第２実施例は差動増
幅器９９９の出力端子を抵抗とコンデンサーの並列回路
を介してトランジスターのベースに接続する事に特徴が
あるが、従来から図８（ａ）に示した回路構成はしばし
ば見受けられる。この構成は主にパルス増幅回路に用い
られるもので、トランジスターのベースに挿入された抵
抗はバイポーラトランジスター特有のベース電荷蓄積効
果による応答速度の低下を防ぐためのベース電流制限抵
抗であり、入力信号は基本的にはこの抵抗を介して十分
に大きな振幅の信号が印加される。この時該電流制限抵
抗と前記トランジスターのベース端子に寄生する容量と
によりベース端子の信号波形に歪が生じ、出力波形が歪
んでしまう。これを補正するのが前記電流制限抵抗に並
列に挿入されたコンデンサーで、一般にスピードアップ
コンデンサーと称される。該コンデンサーの役割はパル
ス波形の立ち上がり、立ち下がり時間を急峻にする事で
ある。すなわち前記電流制限抵抗は基本的に動的信号を
伝達するものであって、前記トランジスターをバイアス
するものではなく、また前記コンデンサーは前記電流制
限抵抗により伝達される動的信号の波形歪を補償する機
能を有する。これに対し本発明の場合、図７（ａ）に於
ける前記抵抗１０２、１０９はそれぞれ前記トランジス
ター１０４、１１１をバイアスするための抵抗であっ
て、動的信号を伝達する目的は有していない。動的信号
は前記コンデンサー１０３、１１０により伝達される。

【００１９】一方帰還回路を有する従来の差動増幅器回
路に於いては、本発明の構成を有する例は見当たらな
い。すなわち図８（ｂ）の例は、差動増幅器の出力は反
転増幅器８０１に印加され、該反転増幅器８０１の出力
は前記差動増幅器の正入力端に帰還され、該差動増幅器
の負入力端に信号が印加される構成のバッファー回路で
あるが、この構成に於いて、前記反転増幅器８０１内に
於いて波形歪を生じ、該反転増幅器８０１の出力波形が
前記差動増幅器の負入力端に印加された信号波形と差を
生ずると、該差動増幅器は該波形差をなくす方向に自分
自身の出力波形を変化させる。従って帰還回路を有する
差動増幅器回路に於いては図８（ａ）の構成に示したス
ピードアップコンデンサーは本質的に必要がないのであ
る。従って本発明の如く、ブースターに入力端に接続さ
れたバイアス手段と、入力端に接続された結合コンデン
サーを有する作動増幅器回路は新規なものである。

【００２０】図９（ａ）、図９（ｂ）はそれぞれ本発明
の第３、第４の実施例である。図９に於いて前記図８に
示した第１、第２の実施例と同じ構成要素は同一の記号
を用いている。図９に於いては前記図８に示した前記抵
抗１０２、１０９に更にダイオード１０１、１０８を直
列に挿入する。このダイオードの機能は以下の通りであ
る。図８に於いて、前記コンデンサー１０３、１１０を
介して動的信号が前記トランジスター１０４、１１１の
ベース端子に印加され、該コンデンサー１０３、１１０
を介してベース電流が流れると、該コンデンサー１０
３、１１０に電荷が蓄積される。この電荷は前記抵抗１
０２、１０９を介して放電されるが、動的信号の周期に
比して前記コンデンサー１０３、１１０と前記抵抗１０
２、１０９による時定数が長いと放電が十分に行われ
ず、前記コンデンサー１０３、１１０に蓄積される電荷
は時間と共に増加し、前記トランジスター１０４、１１
１のベースバイアス電位が徐々に変化してしまう。前記
コンデンサー１０３、１１０は前記トランジスターに十
分大きなベース電流を流すためはあまり小さな値をとる
ことは出来ず、また前記抵抗１０２、１０９は静的消費
電流を小さく押さえるためにはあまり小さな値をとるこ
とが出来ない。

【００２１】そこで図９にの如く前記ダイオード１０
１、１０８を挿入すると前記抵抗１０２、１０９の両端
に掛かる電圧が小さくなるから、静的消費電流を増加さ
せる事無く、該抵抗１０２、１０９の値を小さくする事
が出来、放電時定数を小さくする事が出来るので上記問
題点が解決されるのである。

【００２２】図１０（ａ）は本発明の第５の実施例を示
す回路図である。図１０（ａ）に於いて、入力端は抵抗
１０２を介して抵抗１０５とダイオード１０１のそれぞ
れの一端に接続するとともにコンデンサー１０３を介し
て前記ダイオード１０１の他の一端とＰＮＰトランジス
ター１０４のベース端子に接続し、更に、抵抗１０９を
介して抵抗１１２とダイオード１０８のそれぞれの一端
に接続するとともにコンデンサー１１０を介して前記ダ
イオード１０８の他の一端とＮＰＮトランジスター１１
１のベース端子に接続する。前記抵抗１０５の他の一端
と前記ＰＮＰトランジスター１０４のエミッター端子は
第１の電源線Ｈ１に接続し、前記抵抗１１２の他の一端
と前記ＮＰＮトランジスター１１１のエミッター端子は
第２の電源線Ｌ１に接続する。前記ＰＮＰトランジスタ
ー１０４とＮＰＮトランジスター１１１のコレクターは
共有に接続して出力端とする。

【００２３】図１０（ａ）のバイアス方法と図９（ｂ）
のバイアス方法との違いを図１１に基づいて説明する。
図１１（ａ）は図９（ｂ）の一部分を書き直したもので
ある。前記抵抗１０２と前記ダイオード１０１の順序が
図９の場合と異なっているが、機能としては何の相違も
ない。具体的に比較するため、いくつかの前提を設け
る。例えば前記第１の電源線Ｈ１の電位は２０Ｖであ
り、静的動作状態に於いてはブースターの入力端の電位
は０Ｖで有るとしよう。また前記トランジスター１０４
のベース電流はベース、エミッター間電圧が１Ｖ（実際
にはもっと小さいが簡単のため仮に１Ｖとする）で十分
に小さくなるものとしよう。また前記ダイオードのスレ
ッショルド電圧が１８Ｖとしよう。この前提の下では前
記トランジスター１０４のベース端子の電位が１９Ｖの
時、該トランジスター１０４のベース電流は無視でき、
電流Ｉｘは前記抵抗１０５、ダイオード１０１、抵抗１
０２を介して２０Ｖの電位から０Ｖの電位に向かって流
れるのみである。この時前記抵抗１０５の両端に印加さ
れる電圧は１Ｖであり、また前記ダイオードのスレッシ
ョルド電圧が１８Ｖで有るから、前記抵抗１０２の両端
に印加される電圧も１Ｖとなる。２つの抵抗を流れる電
流Ｉｘは等しいから、これら２つの抵抗値も等しい。

【００２４】次に図１１（ｂ）は図１０（ａ）の一部分
を示す図であり、図１１（ａ）と同様の前提で考えてみ
ると、電流Ｉｘは前記抵抗１０５と前記抵抗１０２を介
して２０Ｖから０Ｖに向かって流れる。前記抵抗１０５
の両端には１９Ｖ、前記１０２の両端には１Ｖの電圧が
印加される事になり、両抵抗に流れる電流が等しいから
前記抵抗１０２の値は前記１０５の１９分の１の値でよ
い事になる。すなわち図１１（ａ）と図１１（ｂ）に於
いて電流Ｉｘが等しいとすれば、前記抵抗１０２の値は
図１１（ｂ）の場合は図１１（ａ）に比べて１０分の１
で良く、前述した前記コンデンサー１０３の放電時定数
がよりいっそう小さくできる事になり、ブースターの動
作をより確実なものにする事が出来る。

【００２５】ところで前記抵抗１０５と前記１０２の抵
抗は前記入力端の信号を分圧する事は前述した。すなわ
ち図１１に於いて０Ｖと仮定した入力端が１Ｖに変化し
たとすれば、前記トランジスター１０４のベース端子に
現れる変化は図１１（ａ）の場合は０．５Ｖである。一
方図１１（ｂ）の場合は０．９５Ｖである。つまり図１
１（ａ）の場合は入力信号が半分に分圧されてしまうた
め、結果的に差動増幅器出力を大きくしなければなら
ず、従って該差動増幅器の高速性が犠牲になるから、こ
れを避けるために前記コンデンサー１０３を設けて動的
信号の分圧を排除したのである。しかし１１図（ｂ）の
場合は分圧によって信号が減少する割合は非常に僅かで
あるから、前記コンデンサー１０３が不要となる場合が
出てくる。図１１（ｂ）はこのような場合の本発明の第
６の実施例である。図１１（ｂ）の実施例の説明は上述
の説明で明かであるので省略する。

【００２６】図１２は静的消費電流を安定化させる本発
明の第７、第８の実施例を示す回路図であり、前記図１
０（ａ）、（ｂ）に示した第５、第６実施例を基本に改
良した例を示しているが、勿論前記第１実施例乃至第４
実施例にも適用できる。図１２に於いて前記トランジス
ター１０４の前記エミッターと前記第１の電源線の間に
抵抗１０６とコンデンサー１０７の並列回路を挿入し、
前記トランジスター１１１の前記エミッターと前記第２
の電源線の間に抵抗１１３とコンデンサー１１４の並列
回路を挿入する。

【００２７】図１２の構成に於いて、例えば前記トラン
ジスター１０４の静的なバイアス状態は前記抵抗１０６
を流れる電流による電圧降下による負帰還作用により、
回路構成要素のばらつきに対して安定化される。一方ス
パイク状の動的入力信号に対しては前記コンデンサー１
０７、１１４を介して電流が流れるから、出力電流は十
分大きな値を出力する事が出来る。また前記抵抗１０
２、１０９の値をより小さく設定できるため前記コンデ
ンサー１０３、１１０の放電時定数を更に減少させる事
が可能となる。

【００２８】ところで、液晶表示装置に於いては一般に
複数の電圧を必要とするが、これらの電圧の内いくつか
は、主たる電圧源から比較的出力容量の小さな昇圧回路
によって作られる場合がある。本発明の第１乃至第８の
実施例に於いて前記電源線Ｈ１、Ｌ１が十分な出力容量
を有していない場合、ブースターの動的出力にともなっ
て該電源線Ｈ１、Ｌ１の電位が変動し、該電源線Ｈ１、
Ｌ１が液晶駆動電圧回路に接続されている場合には液晶
駆動電圧が変動して表示状態に影響を及ぼす場合が考え
られる。そこで図１はこの点を解決した本発明の第９の
実施例であり、図９（ｂ）の第４実施例を改良にした実
施例であるが、勿論本発明の他の実施例にも適用でき
る。

【００２９】図１に於いてブースター１００の構成はコ
ンデンサー１０７、１１４、抵抗１０６、１１３以外は
図９（ｂ）の第４実施例と同様である。すなわち前記ト
ランジスター１０４の前記エミッターは前記抵抗１０６
を介して前記第１の電源線に接続するとともに前記コン
デンサー１０７を介して前記第１、第２の電源線とは異
なる電源線に接続する。前記トランジスター１１１の前
記エミッターは前記抵抗１１３を介して前記第１の電源
線に接続するとともに前記コンデンサー１１４を介して
前記第１、第２の電源線とは異なる電源線に接続する。
また図１に於けるコンデンサー１１５と抵抗１１６は発
振防止回路であって、必要に応じ設置する。該発振防止
回路は本発明の他の実施例にも適用する事が出来る。

【００３０】図１の第９実施例によれば、前記ブースタ
ー１００の出力から流入、流出する瞬間的な大電流は一
時的に前記コンデンサー１１４、１０７を介して前記第
１、第２の電源線とは異なる電源線に流入、流出するた
め、前記ＰＮＰトランジスター１０４、ＮＰＮトランジ
スター１１１のエミッター電位は変動するものの、前記
第１、第２の電源線のＨ１、Ｌ１の電圧変動はほとんど
無い。前記ＰＮＰトランジスター１０４、ＮＰＮトラン
ジスター１１１のエミッター電位の変動は前記抵抗１０
６、１１３を介して前記第１、第２の電源線Ｈ１、Ｌ１
から電流が徐々に流入、流出する事により回復する。従
って該第１、第２の電源線Ｈ１、Ｌ１から急激に大電流
が流入出する事がないから該第１、第２の電源線Ｈ１、
Ｌ１の電位は安定しており、液晶の駆動電圧源として用
いても問題が起きない。

【００３１】図１３は本発明の第１０の実施例であり、
図１を更に改良したものである。図１１では図１に於け
る前記抵抗１０６、１１３を定電流源１１７、１１８に
置き換えている。このような構成にすると静的消費電流
は前記定電流源により、明確に規制されるうえ、前記コ
ンデンサー１０７、１１４の放電の回復時に流れる充電
電流が定電流となるため回復時間も短縮され、動作が安
定化される。図１３に施した改良もまた本発明のその他
の実施例に適用する事が出来るが、前記抵抗１０５、１
１２を設置する方が動作が安定する。

【００３２】図１４は本発明になるブースターを図２の
構成に適用した例を示すものであって、前記差動増幅器
２００の出力端は本発明になるブースター８８８の入力
端に接続され、該ブースター８８８の出力端は前記差動
増幅器２００の正入力端子に接続される。前記ブースタ
ー８８８は反転増幅のため、前記差動増幅器２００の
正、負入力端の接続は図２の場合と全て逆に接続する。
この構成の動作を前記ブースター８８８に図１に示した
第９実施例を適用した場合について説明すると、電流Ｉ
Ｈ、ＩＬが流れないときは出力電圧ＶＭは（ＥＡ＋Ｅ
Ｂ）／２に固定される。この状態では出力電流は必要と
されないので、前記抵抗１０２、１０５、１０６、１０
９、１１２、１１３の値を適切に選ぶ事により、前記ブ
ースター８８８が消費する電流を極めて僅かに設定する
事が出来る。次に電流ＩＨが流れると前記ブースター８
８８の入力端電圧は上昇し、この変動は前記コンデンサ
ー１０３、１１０を介して前記ＰＮＰトランジスター１
０４と前記ＮＰＮトランジスター１１１のそれぞれのベ
ース端子に伝達される。この結果前記ＰＮＰトランジス
ター１０４のベース電位は上昇して該ＰＮＰトランジス
ター１０４はオフ方向となり、一方前記ＮＰＮトランジ
スター１１１のベース電位は上昇して該ＮＰＮトランジ
スター１１１はオン方向となる。この時該ＮＰＮトラン
ジスター１１１に流れ込むベース電流は前記コンデンサ
ー１１０を介して流れるため、微少な入力変動に対して
も十分大きな値を取る事が出来る。この時該ＮＰＮトラ
ンジスター１１１のエミッターに流れる瞬間的な大電流
は殆ど前記コンデンサー１１４に流れ込み、前記電源線
Ｌ１には僅かな電流が流れるだけである。

【００３３】前記電流ＩＨが流れなくなり前記差動増幅
器２００の出力が静的安定状態に戻ると前記ブースター
１００の出力電位は再び（ＥＡ＋ＥＢ）／２となり、前
記コンデンサー１１４に充電された電荷は前記抵抗１１
３を介して前記電源線Ｌ１に徐々に放電され、初期状態
に復帰する。電流ＩＬが流れた場合は上記と類似の動作
が前記ＰＮＰトランジスターを中心に行われるが、容易
に類推が出来るので説明は省略するが、この時は前記Ｎ
ＰＮトランジスターはオフ方向となるため、前記抵抗１
１３に流れる電流はほとんど前記コンデンサー１１４の
放電電流のみとなり、放電が加速される。

【００３４】本発明になるブースターは動的信号に対し
十分な電圧増幅率と電流増幅率を有するため、前記差動
増幅器２００の動作を小振幅範囲に押さえる事が出来、
該差動増幅器に対する負荷は微小となり、該差動増幅器
２００の高速性が失われる事がない。この事は逆に前記
差動増幅器２００を極めて単純にしても、本発明になる
ブースターとの組み合わせにより、十分に使用に耐える
可能性を示唆する。

【００３５】図１５は上記の考えに基づいて成された本
発明の異なる実施例であって、第３、第４の電源線Ｈ
２、Ｌ２に接続された最も簡単な構成の差動増幅器１５
１の出力端子は、第５、第６の電源線Ｈ３、Ｌ３に接続
された緩衝器１５２の入力端子に接続され、該緩衝器１
５２の出力端子が本発明になるブースター８８８の入力
端子に接続される。前記電源線Ｈ１、Ｈ２、Ｈ３及びＬ
１、Ｌ２、Ｌ３の電位は等しくても、また異なっていて
も構わない。実施例ではＨ３＝５Ｖ、Ｌ３＝−５Ｖ、Ｈ
１、Ｈ２＝２０Ｖ、Ｌ１、Ｌ２＝−２０Ｖとし、±２０
Ｖは５Ｖから昇圧して得られた電圧源を使用したが極め
て満足する結果が得られた。

【００３６】図１５は差動増幅器１５１、緩衝器１５
２、ブースター８８８の相互の接続を示したものである
が、図１５全体を１個の新規な差動増幅器１５３と見な
す事もできる。この新規な差動増幅器１５３は、市販さ
れているいわゆるオペアンプと比較すると、精密な特性
面では劣る部分があるが、本発明が得ようとする差動増
幅器の前記（１）乃至（７）の条件を十分に満足するも
のであり、しかも構成が単純であるため市販の高速差動
増幅器に比べコスト的にも桁違いに安価に作成する事が
出来る。更に大容量コンデンサーの除いた部分は容易に
集積化する事が出来る。

【００３７】

【発明の効果】以上述べた如く本発明になる差動増幅器
回路よればコントラスト向上、クロストークの排除、応
答性の改善を計った前記特願平２−１８４１４７号に用
いる差動増幅器回路として極めて優れた性能を安価に提
供する事が出来、高品質表示装置の提供に及ぼす効果は
極めて大きい。更に本発明になる差動増幅器回路は液晶
表示装置の駆動電源用のバッファーとして従来から用い
られている差動増幅器に適用しても優れた効果を得られ
る事は明白であり、また表示装置以外の利用も勿論可能
であるから本発明の使用を上記特願平２−１８４１４７
号に記載の差動増幅器に限定するものではない。

【００３８】ところで、以上の説明では使用するトラン
ジスターは全てバイポーラトランジスターを用いるもの
として来たが、トランジスターの一部もしくは全部を電
界効果型トランジスターで構成する事が出来る。図１６
は本発明になる差動増幅器回路を電界効果型トランジス
ターで構成した実施例であり、差動増幅器１６１、緩衝
器１６２、ブースター８８８の全てを電界効果型トラン
ジスターで構成しているが、勿論バイポーラトランジス
ターが混在する構成であっても良い。この場合上記の説
明の中でベース端子としたところはゲート端子に、コレ
クター端子はドレイン端子に、エミッター端子はソース
端子に読み替える必要がある。トランジスターを電界効
果型にした部分ではベース電流に該当する電流は存在し
なくなり、上述の説明に於いて一部該当しない部分が生
ずるが、同業者にとっては容易に類推が可能な範囲であ
るので特に補足はしない。本発明の特許請求の範囲に於
いてはコレクター端子もしくはドレイン端子を第１端
子、エミッター端子もしくはソース端子を第２端子、ベ
ース端子もしくはゲート端子を第３端子と定義する。

【図面の簡単な説明】

【図１】本発明の第５の実施例を示す回路構成図であ
る。

【図２】表示品質を改善するための電源回路の回路図で
ある。

【図３】図３に示した回路の動作波形図である。

【図４】エミッター出力型のブースターの従来例を示す
回路図である。

【図５】コレクター出力型のブースターの従来例を示す
回路図である。

【図６】コレクター出力型のブースターの問題点を説明
するための回路図である。

【図７】本発明の第１、第２の実施例を示す回路図であ
る。

【図８】構成が本発明と類似した従来技術と本発明の相
違を説明するための回路図である。

【図９】本発明の第３、第４の実施例を示す回路図であ
る。

【図１０】本発明の第５、第６の実施例を示す回路図で
ある。

【図１１】本発明の第５、第６の実施例を説明する説明
図である。

【図１２】本発明の第７、第８の実施例を示す回路図で
ある。

【図１３】本発明の第９の実施例を示す回路図である。

【図１４】本発明になる差動増幅器回路を図２の構成に
適用した構成図である。

【図１５】本発明の異なるの実施例を示す構成図であ
る。

【図１６】本発明の差動増幅器回路を電界効果型トラン
ジスターで構成した実施例を示す回路図である。

Claims

【特許請求の範囲】

【請求項１】第２端子を第１の電源線に接続した第１
のトランジスターと、第２端子を第２の電源線に接続し
た第２のトランジスターとを有し、前記第１のトランジ
スターの第１端子と前記第２のトランジスターの第１端
子とを共通に接続して出力端子と成し、前記第１のトラ
ンジスターの第３端子を、入力端の電位に基づいてバイ
アスする第１のバイアス手段と前記第２のトランジスタ
ーの第３端子を、前記入力端の電位に基づいてバイアス
する第２のバイアス手段を設け、前記入力端を第１のコ
ンデンサーを介して前記第１のトランジスターの前記第
３端子に接続するとともに第２のコンデンサーを介して
前記第２のトランジスターの前記第３端子に接続したブ
ースターを有する事を特徴とする差動増幅器回路。
【請求項２】前記第１（第２）のバイアス手段は前記
第１（第２）のコンデンサーと並列接続される抵抗を有
している事を特徴とする請求項１に記載の差動増幅器回
路。
【請求項３】前記第１（第２）のバイアス手段は前記
第１（第２）のコンデンサーと並列接続される第１（第
２）のダイオードを有している事を特徴とする請求項１
に記載の差動増幅器回路。
【請求項４】前記第１（第２）のバイアス手段は前記
第１（第２）のコンデンサーと並列接続される、第１
（第２）の抵抗と第１（第２）のダイオードの直列回路
を有している事を特徴とする請求項１に記載の差動増幅
器回路。
【請求項５】前記第１（第２）のバイアス手段は前記
第１（第２）のトランジスターの前記第３端子と前記第
１（第２）の電源線に接続した抵抗を有する事を特徴と
する請求項１乃至請求項４のいずれかに記載の差動増幅
器回路。
【請求項６】前記第１（第２）のバイアス手段は前記
入力端と前記第１（第２）の電源線の間に挿入される、
２個の抵抗の直列回路を有し、該２個の抵抗の共通接続
点はダイオードを介して前記第１（第２）のトランジス
ターの前記第３端子に接続されている事を特徴とする請
求項１に記載の差動増幅器回路。
【請求項７】第２端子を第１の電源線に接続した第１
のトランジスターと、第２端子を第２の電源線に接続し
た第２のトランジスターとを有し、前記第１のトランジ
スターの第１端子と前記第２のトランジスターの第１端
子とを共通に接続して出力端子と成し、前記第１のトラ
ンジスターの第３端子を第１のダイオードを介して第１
の抵抗と第２の抵抗のそれぞれの一端に接続し、前記第
１の抵抗の他の一端を入力端に接続し、前記第２の抵抗
の他の一端を前記第１の電源線に接続し、前記第２のト
ランジスターの第３端子を第２のダイオードを介して第
３の抵抗と第４の抵抗のそれぞれの一端に接続し、前記
第３の抵抗の他の一端を前記入力端に接続し、前記第４
の抵抗の他の一端を前記第２の電源線に接続したブース
ターを有する事を特徴とする差動増幅器回路。
【請求項８】前記第１（第２）のトランジスターの前
記第２端子と前記第１（第２）の電源線との間に挿入し
た第５（第６）の抵抗を有する事を特徴とする請求項１
乃至請求項７のいずれかに記載の差動増幅器回路。
【請求項９】前記第１（第２）のトランジスターの前
記第２端子と前記第１（第２）の電源線との間に挿入し
た第１（第２）の定電流源を有する事を特徴とする請求
項１乃至請求項７のいずれかに記載の差動増幅器回路。
【請求項１０】前記第１（第２）のトランジスターの
前記第２端子を更に第３（第４）のコンデンサーを介し
て前記第１、第２の電源線とは異なる電源線に接続した
事を特徴とする請求項８もしくは請求項９に記載の差動
増幅器回路。
【請求項１１】前記第１（第２）のトランジスターの
前記第２端子を更に第３（第４）のコンデンサーを介し
て前記第１、第２の電源線のいずれかに接続した事を特
徴とする請求項８もしくは請求項９に記載の差動増幅器
回路。
【請求項１２】前記入力端と出力端の間に発振防止回
路を挿入したことを特徴とする、請求項１乃至請求項１
１のいずれかに記載の差動増幅器回路。
【請求項１３】前記入力端を、差動増幅器の出力端に
接続した事を特徴とする請求項１乃至請求項１２のいず
れかに記載の差動増幅器回路。
【請求項１４】前記入力端と前記差動増幅器出力端の
間に緩衝器を設けた事を特徴とする、請求項１３に記載
の差動増幅器回路。
【請求項１５】前記差動増幅器は第５のトランジスタ
ーの第１端子を第１の負荷要素を介して第３の電源線に
接続し、第６のトランジスターの第１端子を第２の負荷
要素を介して前記第３の電源線に接続し、前記第５のト
ランジスターの第２端子と前記第６のトランジスターの
第２端子とを共通に接続して第３の負荷要素を介して第
４の電源線に接続し、前記第６のトランジスターの前記
第１端子を出力端となし、前記第５、第６のトランジス
ターのそれぞれの第３端子を差動入力端と成した事を特
徴とする、請求項１３に記載の差動増幅器回路。
【請求項１６】前記緩衝器は第７のトランジスターの
第３端子を入力端となし、該第７のトランジスターの第
１端子を第５の電源線に接続し、該第７のトランジスタ
ーの第２端子を第４の負荷要素を介して第６の電源線に
接続し、該第７のトランジスター前記第２端子を出力端
と成した事を特徴とする、請求項１４に記載の差動増幅
器回路。
【請求項１７】前記差動増幅器に印加する電源電圧を
前記第１、第２の電源線間の電圧と異なる値に設定した
事を特徴とする、請求項１３乃至請求項１６のいずれか
に記載の差動増幅器回路。
【請求項１８】前記緩衝器第に印加する電源電圧を前
記第１、第２の電源線間の電圧と異なる値に設定した事
を特徴とする、請求項１４乃至請求項１６のいずれかに
記載の差動増幅器回路。
【請求項１９】前記出力端と、前記差動増幅器入力端
の間に帰還回路を有する事を特徴とする請求項１３乃至
請求項１８のいずれかに記載の差動増幅器回路。
【請求項２０】出力が表示装置の駆動電源として用い
られる事を特徴とする請求項１乃至請求項１９のいずれ
かに記載の差動増幅器回路。
【請求項２１】前記表示装置が液晶表示装置であるこ
と事を特徴とする請求項２０に記載の差動増幅器回路。