CN100483937C - 放大电路及显示装置 - Google Patents

放大电路及显示装置 Download PDF

Info

Publication number
CN100483937C
CN100483937C CNB2005100625583A CN200510062558A CN100483937C CN 100483937 C CN100483937 C CN 100483937C CN B2005100625583 A CNB2005100625583 A CN B2005100625583A CN 200510062558 A CN200510062558 A CN 200510062558A CN 100483937 C CN100483937 C CN 100483937C
Authority
CN
China
Prior art keywords
differential
switch
input
during
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100625583A
Other languages
English (en)
Other versions
CN1677845A (zh
Inventor
土弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1677845A publication Critical patent/CN1677845A/zh
Application granted granted Critical
Publication of CN100483937C publication Critical patent/CN100483937C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供消除偏移放大电路及显示装置。放大电路具有分别连接在共同的负载电路与第1及第2电流源之间的第1、第2差动对，还包括：连接在第1差动对的其中一方的输入与输出端子(1)之间的开关(SW1)，连接在第1差动对的其中一方的输入与输出端子(2)之间的开关(SW2)；连接在第2差动对的其中一方的输入与输出端子(2)之间的开关(SW3)；和与第2差动对的其中一方的输入连接的电容元件，第1差动对的另一方的输入与输入端子(1)连接，第2差动对的另一方的输入与基准电压输入端子(3)连接，根据两个差动对的共同输出信号由放大元件进行放大作用，还包括用于控制第1和第2电流源的至少其中一方的激活/非激活的电路。

Description

放大电路及显示装置
技术领域
本发明涉及一种放大电路显示装置，特别是涉及一种具有消除偏移功能的放大电路和具有该放大电路的显示装置。
背景技术
最近，液晶显示等平板显示在世间广泛普及，其中多数都是采用有源点阵型。例如，在采用有源点阵驱动方式的液晶显示装置的显示部分，由配置了透明象素电极以及薄膜晶体管(Thin Film Transistor；TFT)的半导体基板和在面的整体形成一块透明电极的对向基板，以及在使这样的两块基板对向放置的基板间封装入液晶的构造而组成，通过控制具有开关功能的TFT使得在各个象素电极上施加规定电压并且由各象素电极和对向基板之间的电位差来改变液晶的透过率，通过在规定时间内保持该电位差和透过率的方式使具有电容性的液晶显示画像。
在半导体基板上，输送施加给各象素电极的多个电平电压(灰度电压)的数据线和输送TFT开关控制信号的扫描线以网格状布线，数据线成为由与对向基板电极之间所夹的液晶的电容或在与各扫描线的交叉部位产生的电容等的电容性负载。
向各个象素电极施加灰度电压是通过数据线实现的，在1帧期间(1/60秒左右)内对与数据线连接的所有象素进行灰度电压的写入。为此，驱动数据线的数据线驱动电路必须以高电压精度高速地驱动作为电容性负载的数据线。
对于便携式机器的用途来说，数据线驱动电路除了要求数据线的高精度及高速驱动以外还要求低的电力消耗。
另外，数据线驱动电路要求，在大量的数据线之间以驱动灰度电压无零散偏差地进行驱动。也就是，用于数据线驱动电路的输出放大电路要求高精度的输出电压。
图13、图14是显示实现高精度化的现有的放大回路的构造及时序动作的图(参照后记专利文献1)。
图13是表示具有抑制输出偏移功能的消除偏移放大电路的结构的图，这种输出偏移产生的原因是构成放大电路的晶体管的元件零散偏差。参照图13，在这个电路中包括有：NMOS晶体管M3和M4，其构成共同连接的源极与恒流电流源M8的一端连接的差动对；和NMOS晶体管M5和M6，其构成共同连接的源极与恒流电流源M9的一端连接的差动对，NMOS晶体管M3、M5的漏极相互连接，并且与PMOS晶体管M1的漏极连接，NMOS型晶体管M4、M6的漏极相互连接，并且与PMOS型晶体管M2的漏极和栅极的连接点连接，PMOS晶体管M1、M2的源极与高位电源VDD连接并且其栅极共同连接。PMOS型晶体管M1和M2构成成为差动对(M3，M4)和差动对(M5，M6)的共同有源负载的电流反射镜。NMOS晶体管M5和PMOS晶体管M1的连接点与PMOS晶体管M7的栅极连接，该PMOS晶体管M7的源极与电源VDD连接，漏极与输出端子2连接，在输出端子2和低位侧电源VSS之间连接有电流源M10。NMOS晶体管M3、M5的栅极与输入端子1连接，NMOS晶体管M6的栅极经过开关SW1与输入端子1连接并经过开关SW2与输出端子2连接。NMOS晶体管M4的栅极与电容C1的一端连接，该电容C1的另一端与低电位侧电源VSS连接，NMOS晶体管M4的栅极与输出端子2之间连接有开关SW3。
参照图14所示的时间图，在图13所示的放大电路中，在1个数据输出期间的期间t1，开关SW1和SW3接通(ON)，开关SW2断开(OFF)，在差动对(M3，M4)的输入对上输入输入电压Vin和输出电压Vout，在差动对(M5，M6)的输入对上共同输入输入电压Vin。此时，输出电压Vout成为含有偏移电压(△V＝Vf；在差动对的输入对上施加同一电压时的输出偏移电压)的电压(Vin+Vf)，这个电压蓄积在电容元件C1上。
此后，在期间t2，开关SW1和SW3断开，开关SW2接通，其结果是，在差动对(M3，M4)的输入对上差动输入输入电压Vin和电容元件C1的端子电压(Vin+Vf)，在差动对(M5，M6)的输入对上差动输入输入电压Vin和输出电压Vout。此时的作用为，在差动对(M3，M4)的输入对上输入与期间t1相同的电压，差动对(M5，M6)也保持与期间t1相同的状态。
因此，期间t2的输出电压Vout成为与输入电压Vin相等的电压，很稳定。也就是，图13所示的电路可以做到消除输出偏移以及可以放大输出与输入电压相等的电压。
图15所示的结构为图13所示放大电路的变更电路(参照后记专利文献2)。图15所示结构与图13所示结构的不同点在于，在图13所示电路结构中是在构成差动对的晶体管M3的栅极上输入输入电压Vin，与此相对应，在图15的例中构成为在构成差动对的晶体管M3的栅极上输入参考电压Vref。另外，图15中的控制各开关的时间图与图14中的相同。
在图15所示的放大电路中，在1个数据输出期间的期间t1，开关SW1、SW3接通，开关SW2断开，在差动对(M3，M4)的输入对上输入输入电压Vin和参考电压Vref，在差动对(M5，M6)的输入对上输入电压Vin。此时，输出电压Vout变为包含相对参考电压Vref的偏移电压Vf的电压(Vref+Vf)，此电压施加在电容元件C1的一端上，此后，在期间t2，开关SW1和SW3断开、开关SW2接通，在差动对(M3，M4)的输入对上输入输入电压Vref和电容元件C1的端电压(Vref+Vf)，在差动对(M5，M6)的输入对上输入Vin和输出电压Vout。此时，作用为在差动对(M3，M4)的输入对上输入与t1期间相同的电压，差动对(M5，M6)也保持和t1期间同样的状态。因此，t2期间的输出电压Vout成为与输入电压Vin相等的电压，很稳定。也就是，图15所示的电路可以消除输出偏移以及可以放大输出与输入电压相等的电压。
另外，如果把参考电压Vref设定为输出电压范围内的中间电压，在期间t1中的输出电压Vout的电位改变量与图13的结构相比要小，因此，可以缩短t1并延长进行高精度的驱动的期间t2。
最近，液晶显示装置不仅其显示部分，其驱动电路也由薄膜晶体管形成的驱动电路一体型的液晶显示装置正在开发研制当中。但是，形成驱动电路的薄膜晶体管与由单晶硅做成的晶体管相比较其特性零散偏差比较大。例如存在阈值电压到达100mV级别的零散偏差的情形。
对此，图13或图15所示的过去的消除偏移放大电路，即使用这种特性零散偏差大的薄膜晶体管做成也是有效的，可以抑制输出偏移以实行高精度电压驱动。
然而，根据本发明者的研究结果，发现这种由特性零散偏差大的晶体管形成的图13或图15所示结构的过去的消除偏移放大电路虽然可以实现高电压精度，但是却会由于特性零散偏差而造成发生通过率(through rate)的零散偏差。在液晶显示装置的驱动电路中，数据线之间对同一灰度电压的通过率一旦发生零散偏差，则向象素的写入电压也将发生零散偏差。因此，成为显像质量下降的主要原因。
专利文献1：特开2001-292041公报(第3、4页，第1图)
专利文献2：特开2003-168936公报(第3、4页，第1图)
发明内容
因此，本发明所要解决的问题是，提供一种在由特性零散偏差大的晶体管形成的放大电路中，实现抑制输出偏移的高输出精度并且抑制通过率零散偏差的消除偏移放大器，以及提供一种具有这种放大器的显示装置。
本申请所公开的发明为了解决上面所述问题，由以下的构成概括而成。
有关本发明的一种差动放大器，具有分别连接在共同的负载电路与第1及第2电流源之间的第1及第2差动对，在根据第1和第2差动对的共同输出信号进行放大作用的差动放大器中，包括用于控制第1、第2电流源的至少其中之一的激活、非激活的电路。
有关本发明的另一种差动放大电路，可以构成为：包括第1及第2差动对；与所述第1及第2差动对共同连接的一个负载电路；和连接在所述第1及第2差动对的各自的公共源极与电源之间，分别给所述第1及第2差动对提供电流的第1及第2电流源，根据所述第1及第2差动对的共同的输出信号进行放大作用的差动放大电路包括用于调制控制所述第1及第2电流源的至少其中一方的电流源的电流值的电路；用于调制控制所述电流值的电路，包括并联形式的2个电流源和与所述2个电流源的一个串联连接的开关，通过所述开关的控制，对电流值进行调制控制。
在本发明中，具有：连接在所述第1差动对(M5，M6)的其中一方的输入和差动放大电路的输入端子(1)之间的第1开关(SW1)；连接在第1差动对的所述一方的输入和差动放大电路的输出端子(2)之间的第2开关(SW2)；连接在所述第2差动对(M3，M4)的其中一方的输入和输出端子(2)之间的第3开关(SW3)；和在第2差动对的其中一方的输入与第3电源连接的电容元件(C1)。第1差动对(M5，M6)的另一方的输入与输入端子(1)连接，第2差动对的另一方的输入与基准电压输入端子(3)连接。这里，括号内的参考符号仅作为理解本发明的参考之用，不应解释为对本发明的限制。
作为有关本发明的差动放大电路的一种形态，包括：输入端子；输出端子；第1、第2差动对(M5，M6)、(M3，M4)；在所述第1和第2差动对的共同连接的输出对与第1电源(VDD)之间连接的负载电路(M1，M2)；连接在所述第1及第2差动对的各自的公共源极与第2电源之间，分别对第1、第2差动对提供电流的第1、第2电流源(M9，M8)；接收第1、第2差动对的共同连接的输出对的输出并且驱动输出端子(2)的放大元件(M7)；连接在所述第1差动对(M5，M6)的其中一方的输入与输入端子(1)之间的第1开关(SW1)；连接在所述第1差动对的所述一方的输入与输出端子(2)之间的第2开关(SW2)；连接在所述第2差动对(M3，M4)的其中一方的输入与输出端子之间的第3开关(SW3)；和在所述第2差动对(M3，M4)的其中一方的输入与第3电源连接的电容元件(C1)，所述第1差动对(M5，M6)的另一方的输入与所述输入端子(1)连接，所述第2差动对(M3，M4)的另一方的输入与基准电压输入端子(3)连接，并且，还包括：在所述第1差动对和第2电源(VSS)之间，与所述第1电流源串联连接的第4开关(SW12)；和在所述第2差动对和所述第2电源之间，与所述第2电流源串联连接的第5开关(SW11)。
数据输出期间由第1期间和第2期间(t1，t2)组成，在第1期间，第1及第3开关(SW1，SW3)接通，第2开关(SW2)断开，在第2期间，第1及第3开关(SW1，SW3)断开，第2开关(SW2)接通，第4开关(SW12)在第1期间(t1)开始的规定期间(ta)断开后，在所述规定期间后接通，第5开关(SW11)在第2期间(t2)的开始的规定时间(tb)断开在此期间之外接通。或者可以采用结构：第2差动对(M3，M4)的另一方的输入与所述输入端子(1)连接，包括在所述第1差动对(M5，M6)与所述第2电源之间、与所述第1电流源串联连接的第4开关(SW12)，而省略第5开关(SW11)。
作为有关本发明的差动放大电路的一种形态，包括：输入端子；输出端子；第1、第2差动对(M5，M6)、(M3，M4)；在所述第1和第2差动对的共同连接的输出对与第1电源(VDD)之间连接的负载电路(M1，M2)；连接在所述第1及第2差动对的各自的公共源极与第2电源之间，分别对第1、第2差动对提供电流的第1、第2电流源(M9，M8)；接收第1、第2差动对的共同连接的输出对的输出并且驱动输出端子(2)的放大元件(M7)；连接在所述第1差动对(M5，M6)的其中一方的输入和输入端子(1)之间的第1开关(SW1)；连接在所述第1差动对(M5，M6)的所述一方的输入和输出端子(2)之间的第2开关(SW2)；连接在所述第2差动对(M3，M4)的其中一方的输入与输出端子之间的第3开关(SW3)；和在所述第2差动对(M3，M4)的其中一方的输入与第3电源之间连接的电容器元件(C1)，所述第1差动对(M5，M6)的另一方的输入与所述输入端子(1)连接，所述第2差动对(M3，M4)的另一方的输入与基准电压输入端子(3)连接，并且，在所述第1差动对(M5，M6)与第2电源(VSS)之间，由第3电流源(M12)和第4开关(SW22)组成的串联电路，与所述第1电流源(M9)并联连接，在所述第2差动对(M3，M4)与所述第2电源(VSS)之间，由第4电流源(M11)和第5开关(SW21)组成的串联电路，与第2电流源(M8)并联连接。
数据输出期间由第1期间和第2期间(t1，t2)组成，在第1期间(t1)，第1及第3开关(SW1，SW3)接通，所述第2开关(SW2)断开，在第2期间(t2)，第1及第3开关(SW1，SW3)断开，第2开关(SW2)接通，第5开关(SW21)在第1期间(t1)开始的规定期间(ta)接通后，在所述规定期间后断开，第4开关(SW22)在第2期间(t2)的开始的规定时间(tb)接通在此期间之外断开。或者可以采用结构为：所述第2差动对(M3，M4)另一方的输入与所述输入端子(1)连接，在所述第2差动对(M3，M4)与所述第2电源之间，只包括与所述第2电流源(M8)并联连接的由所述第4电流源(M11)和所述第5开关(SW21)组成的串联电路，省略由所述第3电流源(M12)和第4开关(SW22)组成的串联电路。
有关本发明的另一个差动放大电路，可以构成为，包括：第1及第2差动对(M5，M6)、(M3，M4)；一个与所述第1及第2差动对共同连接的负载电路(M1，M2)；和分别给所述第1及第2差动对提供电流的第1及第2电流源(M9，M8)，根据所述第1和第2差动对的共同的输出信号而进行放大作用的差动放大电路具有用于控制所述第1及第2差动对的至少其中一方的激活/非激活的电路。
本发明的效果是，对于由特性零散偏差大的晶体管形成的放大电路，可以抑制输出偏移，并且可以抑制通过率的零散偏差。
以下作为本发明的工作原理的前提，对于现有技术中关于通过率的零散偏差，根据本发明者所作的确认以及对其原因的考察作出说明。
图10是显示由薄膜晶体管(TFT)构成的图15所示结构的放大电路(硅基板上的以CMOS工艺形成的放大电路)情况下的模拟对象的回路结构的图。
在图10所示的结构中，为了使输出稳定，在差动对的输出端和P沟道晶体管M7的控制端的连接点与输出端子2之间设置有相位补偿电容C2。特别是，在相位补偿电容直接连接在差动对的输出的结构中，通过率的零散偏差变得非常显著。另外，恒流电流源M8、M9、M10由源极共同连接在低位侧电源VSS的N沟道晶体管构成，在它们的栅极上共同输入偏置电压bias，漏极与差动对M3，M4、差动对M5，M6、输出端子2连接。
图11显示的是，在图10的电路中，当参考电压Vref＝5V时，相对于输入电压Vin的输出电压波形(模拟结果)。
在图11中，
输出电压波形Vout1是没有电路元件的零散偏差时的情况，
输出电压波形Vout2是当N沟道晶体管(M5，M6)的阈值电压Vth5、Vth6为Vth5>Vth6时的情况，
输出电压波形Vout3是在Vth5<Vth6时的情况。
输出电压波形Vout2及Vout3的在期间t1中的偏移电压Vf大约为100mV。
根据图11，在由参考电压Vref驱动输出端子的期间t1，对于Vout2来说，通过率比Vout1低，偏移为负，对于Vout3来说，通过率比Vout1高，偏移为正。
另一方面，在期间t2正好相反，对于Vout2来说通过率比Vout1高，对于Vout3来说通过率比Vout1低。
图12表示的是，在图10所示的模拟对象电路中，当参考电压Vref＝Vin时的相对于输入电压Vin的输出电压波形。此时，图10与图13表示的结构相同。
如果设差动对(M5，M6)的阈值电压关系与图11的情况相同，则根据图12，在期间t1，对于Vout2来说通过率比Vout1低，偏移为负，对于Vout3来说通过率比Vout1高，偏移为正。
如上所述，在元件(特性)零散偏差比较大时，根据元件零散偏差的条件，通过率有很大差异，对于多输出的驱动电路，在输出之间产生通过率的零散偏差。
可以看出，这种通过率的零散偏差，是由于在图10中，由差动对的输出信号使P沟道晶体管M7的控制端产生变化的作用的强度根据薄膜晶体管的特性零散偏差而产生变化。
以下给出关于这种作用的说明。另外，在下面，在图10中，设分别流经组成二个差动对的晶体管M3、M4、M5、M6的电流Ie、If、Ig、Ih为i3、i4、i5、i6，电流源M8、M9的电流设为恒定电流I8、I9。另外为了简化说明，假设差动对(M5，M6)以外元件没有零散偏差。在图10的结构中，由于差动对(M3，M4)、(M5，M6)分别通过电流源M8、M9驱动，因此在稳定的工作状态下，以下关系式成立。
i3+i4＝I8           ...(1)
i5+i6＝I9           ...(2)
另外，由于M1、M2不构成电流反射镜，流经M1，M2的电流相等，下式(3)成立。
i4+i6＝i3+i5        ...(3)
根据(1)至(3)，
i3+i5＝(I8+I9)/2        ...(4)
i4+i6＝(I8+I9)/2        ...(5)
成立，i3与i5之和及i4与i6之和都为常数。
在这里，如果考虑图11的期间t1中的差动对的动作，期间t1开始后，首先由于开关SW1接通而开关SW2断开，在差动对(M5，M6)的输入对上施加的是输入电压Vin，因此，电流i5、i6成为与各自的阈值电压相应的恒定电流。另一方面，由于开关SW3接通，在差动对(M3，M4)的输入对上施加的是参考电压Vref和输出电压Vout。由于Vout的电位比Vref的电位低，所以i3增加，i4减少，由i3的增加使得晶体管M7的栅极电位下降，流经晶体管M7的电流增加，其作用为使输出电压Vout上升。此时的i3的电流增量的大小影响图11的期间t1中的通过率。
根据上式(1)和(4)，期间t1中的电流i3的变化幅度为以下范围。
I8≥i3≥{(I8+I9)/2}-i5         ...(6)
在上式(6)中，电流i3的范围越宽，期间t1中的电流i3的增量就会越大，通过率就会越高。
在这里，如果考虑差动对(M5，M6)有元件零散偏差，则当晶体管M5、M6的阈值电压Vth5和Vth6满足Vth5>Vth6时，在期间t1中，电流关系是i5<i6。此时，上式(6)的电流i3的范围变小，因此通过率变低。
另一方面，当晶体管M5、M6的阈值电压关系为Vth5<Vth6时，在期间t1中的电流关系变为i5>i6。此时，上式(6)的电流i3的范围变宽，因此通过率变高。
以下，考虑图11的期间t2中的差动对的动作，期间t2开始后，首先在差动对(M3，M4)的输入对上施加参考电压Vf和相对参考电压Vref包含偏移电压Vf的电压(Vref+Vf)，因此电流i3、i4分别成为恒定电流。
另外，期间t2的电流i3、i4的关系仍保持期间t1的动作稳定状态下的电流i3、i4的关系，因此，期间t2的电流i3、i4的关系和期间t1的电流i5、i6的关系通过式(3)确定。晶体管M5、M6的阈值电压关系为
Vth5>Vth6时，i3>i4；
Vth5<Vth6时，i3<i4。
另一方面，在差动对(M5，M6)的输入对上施加输入电压Vin和输出电压Vout，由于Vout比Vin电位低，i5增加i6减少，由于i5的增加，晶体管M7的栅极电位下降，流经晶体管M7的电流(源-漏电流)增大，这起到了使输出电压Vout上升的作用。此时的i5的电流增量的大小影响图11的期间t2中的通过率。
根据式(2)和(4)，t2期间中的电流i5的变化幅度为以下范围。
I9≥i5≥{(I8+I9)/2}-i3         ...(7)
在式(7)中，电流i5的范围越宽，期间t2中的电流i5的增量就会越大，通过率就会越高。
在这里，如果考虑差动对(M5，M6)有元件零散偏差的情形，则当晶体管M5、M6的阈值电压Vth5、Vth6满足Vth5>Vth6时，由于电流i3、i4的关系变为i3>i4，此时，上式(7)的电流i5的变化范围变大，因此通过率变高。
另一方面，当晶体管M5，M6的阈值电压关系为Vth5<Vth6时，由于电流i3、i4的关系变为i3<i4，此时，上式(7)的电流i5的变化范围变狭窄，因此通过率变低。
根据以上所述的作用，在差动对(M5，M6)上有较大元件零散偏差的情况下，发生图11和图12所示的通过率零散偏差，同样，不用说当差动对(M3，M4)上产生元件零散偏差时也发生通过率零散偏差。
由本发明者根据以上见解提案的有关本发明的差动放大器，具有分别连接在共同的负载电路(M1，M2)与第1电流源(M9)、第2电流源(M8)之间的第1、第2差动对(M5，M6)、(M3，M4)，还包括：连接在第1差动对(M5，M6)的其中一方的输入和差动放大电路的输入端子(1)之间的第1开关(SW1)；连接在第1差动对(M5，M6)的所述一方的输入和差动放大电路的输出端子(2)之间的第2开关(SW2)；连接在第2差动对(M3，M4)的其中一方的输入和所述输出端子(2)之间的第3开关(SW3)；和与第2差动对(M3，M4)的其中一方的输入连接的电容元件(C1)，并且第1差动对(M5，M6)的另一方的输入与所述输入端子(1)连接，第2差动对(M3，M4)的另一方的输入与输入端子(1)或基准电压输入端子(3)连接，还包括：用于根据两个差动对的共同输出信号，由放大元件(M7)进行放大作用，控制第1及第2电流源的至少其中一方的激活、非激活的电路(SW11，SW22)。
有关本发明的其它实施方式的差动放大电路也可以包括用于调制控制分别驱动第1、第2差动对的电流源的电流值的电路。
根据本发明的实施方式，在由特性零散偏差大的晶体管形成的放大电路中，能抑制输出偏移，并且可以抑制通过率的零散偏差。
附图说明：
图1是表示本发明的一个实施方式的构成的图。
图2是表示本发明的一个实施方式的开关控制的一个例子的图。
图3是表示本发明的其他实施方式的构成的图。
图4是表示本发明的其他实施方式的开关控制的一个例子的图。
图5是表示本发明的一个实施例的模拟结果的图。
图6是表示本发明的一个实施例的模拟结果的图。
图7是表示本发明的第2实施例的模拟结果的图。
图8是表示本发明的第2实施例的模拟结果的图。
图9是表示本发明的显示装置的构成的一个例子的图。
图10是表示过去的电路的模拟电路的图。
图11是表示图10的电路的模拟结果的图。
图12是图10的电路的模拟结果的图。
图13是显示过去的电路的构成的图。
图14是显示图13的过去的电路的开关控制的一个例子的图。
图15是显示过去的电路的构成的图。
图16是显示本发明的再一实施方式的构成的图。
图中：1—输入端子，2—输出端子，3—基准电压端子，100—输出缓冲电路，200—灰度电压发生电路，300—解调器，400—输出端子组，C1—电容元件，M1，M2，M7—P沟道晶体管，M3～M6—N沟道晶体管，M8，M9，M10—电流源，SW1，SW2，SW11，SW111，SW112，SW12，SW121，SW122，SW21，SW22—开关。
具体实施方式
以下参照图面详细说明关于本发明的最佳实施方式。
图1是表示用于实施本发明的最佳的一个实施方式的构成的图。参照图1，本发明一个实施方式的差动放大电路，是在图15所示的消除偏移放大电路上追加了一个用于分别控制两个电流源M8，M9的激活、非激活的电路。作为用于分别控制两个电流源M8，M9的激活、非激活的电路，包括：与电流源M8串联连接的开关SW11和与电流源M9串联连接的开关SW12。另外，图1所示的差动放大电路由TFT构成。根据包含图1在内的本申请的说明书的各个附图，显示的是电容元件C1的一端与第2差动对(M3，M4)的一个输入连接而其另一端与低位侧电源VSS连接的结构，但是也可以取代低位侧电源VSS，与电容元件C1的另一端连接的是高位侧VDD或者任意的电源。
如前所述，在图10所示的结构中，由于流经两个差动对(M3，M4)、(M5，M6)的各晶体管的电流互相影响，当元件零散偏差比较大时，通过率将会发生变动。
对此，在图1所示的实施例中，通过开关SW11、SW12，使得流经两个差动对(M3，M4)、(M5，M6)的电流的相互作用暂时消失，因而可以抑制通过率的变动。以下对这种作用作具体说明。
图2表示控制图1的开关SW1、SW3的接通/断开的控制信号S1、控制图1的开关SW2的接通/断开的控制信号S2、控制图1的开关SW12的接通/断开的控制信号S3以及控制图1的开关SW11的接通/断开的控制信号S4的时间图。在本实施例中，控制信号S1、S2与图14中所示的例相同。以下，参照图2，说明开关SW11、SW12的作用。
首先，在期间t1刚刚开始后的期间ta，通过控制信号S3，断开开关SW12。SW11在期间t1始终为接通。
因此，在期间ta，差动对(M5，M6)的电流被切断，差动对(M5，M6)的动作停止。此时，流经差动对(M3，M4)的电流i3，i4由电流反射镜(M1，M2)决定。如果电流反射镜(M1，M2)没有元件零散偏差，则处于稳定工作状态，并且以下关系成立。
i3＝i4＝I8/2         ...(8)
因此，期间ta的电流i3的变化幅度在以下范围之内。
I8≥i3≥I8/2         ...(9)
上式(8)和(9)与两个差动对(M3，M4)、(M5，M6)的元件零散偏差无关而成立，与晶体管M5的电流i5也无关。
因此，在期间ta，与差动对(M3，M4)、(M5，M6)的元件零散偏差无关，电流i3的增量为定值，通过率也一定。
在本实施方式中，以在期间t1中输出电压Vout到达参考电压Vref的附近的时间为基准设定期间ta。
然后，当期间ta结束后，开关SW12接通，在剩余的期间t1中，相对于参考电压Vref，包含偏移电压Vf的电压(Vref+Vf)蓄积在电容元件C1中。
接着，在期间t2刚刚开始后的期间tb中，通过控制信号S4，开关SW1断开，开关SW12在期间t2始终为接通。
因此，在期间tb，差动对(M3，M4)的电流被切断，差动对(M3，M4)停止工作。
此时流经差动对(M5，M6)的电流i5、i6由电流反射镜(M1，M2)决定，在稳定的工作状态下，以下关系式成立。
i5＝i6＝I9/2             ...(10)
因此，在期间tb电流i5的变化幅度为以下范围之内。
I9≥i5≥I9/2             ...(11)
另外，上式(10)和(11)与两个差动对(M3，M4)、(M5，M6)的元件零散偏差无关而成立，并且与电流i3无关。
因此，在期间tb，与差动对(M3，M4)、(M5，M6)的元件零散偏差无关，电流i5的增量为定值，通过率也一定。
以在期间t2中输出电压Vout到达输入电压Vin的附近的时间为基准，设定期间tb。
然后，期间tb结束后，接通开关SW11，在剩余的期间t2中，输出电压Vout消除了偏移，被与输入电压Vin相同的电压驱动。
如上所述，图1所示的实施方式中，在给差动对提供尾端(tail)电流的电流源M8，M9的电流路径上分别插入开关SW11、SW12，在期间t1和期间t2内分别设定的期间ta、期间tb中通过分别控制开关SW12、SW11，可以不依赖于差动对(M3，M4)、(M5，M6)的元件零散偏差而使输出电压的通过率保持一定。
另外，当Vref＝Vin时，在期间ta，由于输出电压Vout被驱动至输入电压Vin附近，所以输出电压Vout没有很大的变化。因此，不必考虑在期间t2中的通过率，在此情况下，可以不用进行开关SW11及期间tb的控制。也就是，在期间ta中，开关SW12可以仅为断开状态。
在图1所示的结构中，对用于控制电流源M8、M9的激活、非激活的电路由与电流源M8、M9串联连接的开关SW11、SW12构成的例子进行了说明，但不用说也可以是其他的构成。
例如，电流源M8、M9也可以用在控制端上施加偏置电压的晶体管形成，通过改变偏置电压控制电流源M8、M9的激活、非激活。
图3是表示本发明的第2实施方式的结构的图，其构成为，在图15所示的消除偏移放大电路中追加用于调制驱动差动对(M3，M4)、(M5，M6)的电流的电路。参照图3，串联连接的电流源M11和开关SW21与电流源M8并联并设置在差动对(M3，M4)的共同源极于低位侧电源VSS之间，串联连接的电流源M12和开关SW22与电流源M9并联并设置在差动对(M5，M6)的共同源极和低位侧电源VSS之间。
在图3所示的实施方式中，通过对驱动两个差动对(M3，M4)、(M5，M6)的电流进行调制，可以抑制流经差动对的各个晶体管的电流之间的相互作用，由此可以抑制通过率的变动。以下对这种作用作具体说明。
图4是表示本发明一个实施例的各个开关SW1、SW2、SW3、SW21、SW22的接通/断开控制的时间图。其中，控制信号S1、S2与图14中相同。以下，参照图4，对开关SW21、SW22的作用进行说明。
首先，在期间t1刚刚开始后的期间ta，通过控制信号S5，接通开关SW21。开关SW22在期间t1始终为断开状态。
因此，在期间ta，增加差动对(M3，M4)的电流。与图10、图11原理相同，在期间ta中的电流i3的变化幅度根据式(6)在以下范围之中。另外，电流源M11的电流为恒定电流I11。
I8+I11≥i3≥{(I8+I9+I11)/2}-i5         ...(12)
根据上式(12)，电流i3的变化幅度由于加上电流I11而减小受到因差动对的元件零散偏差而产生变动的电流i5的影响。因此，由于差动对的元件零散偏差而产生的通过率的零散偏差也变小。
以在期间t1中输出电压Vout到达参考电压Vref的附近时间为基准，设定期间ta。当期间ta结束后，开关SW21断开，在剩余的期间t1中，包含相对于参考电压Vref的偏移电压Vf的电压(Vref+Vf)蓄积在电容元件C1中。
接着，在期间2刚刚开始后的期间tb中，通过控制信号S6，开关SW22接通。开关SW21在期间t2始终为断开状态。因此，在期间tb，增加差动对(M5，M6)的电流。
与图10，图11原理相同，根据式(7)，在期间tb中的电流i5的变化幅度在以下范围内。另外，电流源12的电流为恒定电流I12。
I9+I12≥i5≥{(I8+I9+I12)/2}-i3         ...(13)
根据上式(13)，电流i5的变化幅度由于加上电流I12，使受到因差动对的元件零散偏差而产生变动的电流i3的影响变小。因此，由于差动对的元件零散偏差而产生的通过率零散偏差也变小。
以期间t2中输出电压Vout到达输入电压Vin的附近的时间为基准，设定期间tb。期间tb结束后，断开开关SW22，在剩余的期间t2中，输出电压Vout消除偏移并被驱动至与输入电压相等的电压。
如上所述，在图3中，设置电流源M11、M12及开关SW21、SW22，通过在设置于期间t1和期间t2中的期间ta和期间tb中分别控制开关SW21、SW22，可以抑制对应差动对(M3，M4)、(M5，M6)的元件零散偏差的通过率的变动，通过率可以基本保持一定。
还有，当Vref＝Vin时，由于在期间ta输出电压Vout被驱动至输入电压Vin的附近，因此在期间t2中输出电压Vout没有很大的变化。由此，可以不考虑期间t2中的通过率，在此情况下，可以不进行电流源M12、开关SW22及期间tb的控制。
另外，图3表示了用于调制驱动差动对(M3，M4)、(M5，M6)的电流的电路的一个例子，当然也可以是其他结构。比如，电流源M8，M9可以由在控制端施加了偏置电压的晶体管形成，通过改变偏置电压对电流源M8、M9的电流值进行调制控制。
以下说明有关本发明的显示装置的实施例。图9是表示本发明的一个实施例的结构的图。通过在显示装置的数据驱动电路的输出缓冲电路100上适用图1或者图3所示的消除偏移放大电路，在由薄膜晶体管构成的显示装置的数据驱动电路(多输出的驱动电路)中，由于可以输出高精度电压并可以抑制输出之间的通过率零散偏差，从而能保证显示装置的显示品质。下面对具体实施例进行说明。
图5是显示图1所示的实施方式的结构的模拟结果的图。其模拟对象电路是用在图10中添加开关SW11、SW12的电路进行的。图5显示的是当参考电压Vref＝5V时相对于输入电压Vin的输出电压的波形。
在图5中，
输出电压波形Vout1是没有电路元件的特性零散偏差时的情况，
输出电压波形Vout2是当N沟道晶体管M5、M6的阈值电压Vth5、Vth6为Vth5>Vth6时的情况，
输出电压波形Vout3是在Vth5<Vth6的情形。
阈值电压Vth5、Vth6的零散偏差的幅度与图11的情形相同。根据图5，在Vout2、Vout3中，期间ta及期间tb的通过率与Vout1相同，显示了相对差动对(M5，M6)的元件零散偏差，可以抑制通过率零散偏差。
图6显示的是当参考电压Vref＝Vin时的相对于输入电压Vin的输出电压波形。另外，模拟对象电路是用在图10只添加了开关SW12的电路进行的。
图6显示，在Vout2和Vout3中，期间ta的通过率与Vout1相同，显示了相对于差动对(M5，M6)的元件零散偏差，可以抑制通过率零散偏差。
图7显示的是图3所示的实施方式的电路的模拟结果。模拟电路是用在图10的结构中追加了图3所示的电流源M11、M12(N沟道TFT)及开关SW21、SW22的电路进行的。
图7显示的是当参考电压Vref＝Vin时相对于输入电压Vin的输出电压波形。根据图7，在Vout2和Vout3中，期间ta以及期间tb的通过率与Vout1十分接近，显示了相对于差动对(M5，M6)的元件零散偏差，可以抑制通过率零散偏差。
图8显示的是当参考电压Vref＝Vin时相对于输入电压Vin的输出电压波形。另外，模拟对象电路是用在图10只追加电流源M11和开关SW21的电路进行的。根据图8，在Vout2和Vout3中，期间ta的通过率与Vout1十分接近，显示了相对于差动对(M5，M6)元件零散偏差，可以抑制通过率的零散偏差。另外，从图5至图8是差动对(M5，M6)有元件零散偏差的情况的例子，但当差动对(M3，M4)有元件零散偏差的情况下，同样可以防止通过率的零散偏差。
另外，图1所示的结构是包括用于分别控制对差动对(M5，M6)、(M3，M4)分别提供恒定电流的两个电流源M8、M9的激活/非激活的电路的结构。这里，对电流源M8，M9的激活/非激活的控制实际上等价于对差动对(M5，M6)、(M3，M4)的激活/非激活的控制。因此，在本发明中，也可以作为进行对差动对(M3，M4)、(M5，M6)的激活/非激活的控制的结构。具体来说，如图16所示的结构中，在差动对(M3，M4)、(M5，M6)的各输出对与电流反射镜(M1，M2)之间插入开关组(SW111，SW112)、(SW121，SW122)，通过开关组的控制，进行对差动对(M3，M4)、(M5，M6)的激活(与电流反射镜(M1，M2)的接通)、非激活(与电流反射镜(M1，M2)的切断)的控制。另外，此时，放大晶体管M7的控制端与电流反射镜(M1，M2)的输出端连接。开关(SW111，SW112)根据输入的控制信号同时连动、接通/断开，开关(SW121，SW122)根据输入的控制信号同时连动、接通/断开。由差动对(M5，M6)的输出对与电流反射镜(M1，M2)之间的开关(SW121，SW122)进行的接通/切断的控制，例如使用图2所示的控制信号S3进行，当控制信号S3为高电位时该开关(SW121，SW122)都接通，当控制信号S3为低电位时该开关(SW121，SW122)都断开。由差动对(M3，M4)的输出对与电流反射镜(M1，M2)之间的开关(SW111，SW112)进行的接通/切断的控制，例如使用图2所示的控制信号S4进行，当控制信号S4为高电位时开关(SW111，SW112)都接通，当控制信号S3为低电位时该开关(SW121，SW122)都断开。在一个数据输出期间中的控制信号S1，S2，S3，S4的时序波形如图2显示。
以上结合所述实施例对本发明进行了说明，但本发明并不仅限制于所述实施例的构成，显然在本发明范围内包含由本领域技术人员可以得到的各种变形、修正。

Claims (12)

1、一种差动放大电路，其特征在于，包括：
第1及第2差动对；
与所述第1及第2差动对共同连接的一个负载电路；和
连接在所述第1及第2差动对的各自的公共源极与电源之间，分别给所述第1及第2差动对提供电流的第1及第2电流源，
根据所述第1及第2差动对的共同的输出信号进行放大作用的差动放大电路包括用于调制控制所述第1及第2电流源的至少其中一方的电流源的电流值的电路；
用于调制控制所述电流值的电路，包括并联形式的2个电流源和与所述2个电流源的一个串联连接的开关，通过所述开关的控制，对电流值进行调制控制。
2、一种差动放大电路，其特征在于，包括：
第1及第2差动对；
在所述第1和第2差动对的共同连接的输出对与第1电源之间连接的负载电路；
连接在所述第1及第2差动对的各自的公共源极与第2电源之间，分别给所述第1及第2差动对提供电流的第1及第2电流源；
接收所述第1及第2差动对的共同连接的输出对的输出并驱动输出端子的放大元件；
连接在所述第1差动对的其中一方的输入与输入端子之间的第1开关；
连接在所述第1差动对的所述一方的输入与所述输出端子之间的第2开关；
连接在所述第2差动对的其中一方的输入与所述输出端子之间的第3开关；和
在所述第2差动对的所述一方的输入与第3电源之间连接的电容元件，
所述第1差动对的另一方的输入和所述第2差动对的另一方的输入都与所述输入端子连接，
并且，包括：在所述第1差动对与所述第2电源之间，与所述第1电流源串联连接的第4开关。
3、根据权利要求2所述的差动放大电路，其特征在于，
数据输出期间由第1期间和第2期间组成，
在所述第1期间，所述第1及第3开关接通，所述第2开关断开，
在所述第2期间，所述第1及第3开关断开，所述第2开关接通，
所述第4开关，在所述第1期间开始的规定期间断开后，在所述规定期间后接通。
4、一种差动放大电路，其特征在于，包括：
第1及第2差动对；
在所述第1和第2差动对的共同连接的输出对与第1电源之间连接的负载电路；
连接在所述第1及第2差动对的各自的公共源极与第2电源之间，分别给所述第1及第2差动对提供电流的第1及第2电流源；
接收所述第1及第2差动对的共同连接的输出对的输出并驱动输出端子的放大元件；
连接在所述第1差动对的其中一方的输入与输入端子之间的第1开关；
连接在所述第1差动对的所述一方的输入与所述输出端子之间的第2开关；
连接在所述第2差动对的其中一方的输入与所述输出端子之间的第3开关；和
在所述第2差动对的所述一方的输入与第3电源之间连接的电容元件，
所述第1差动对的另一方的输入与所述输入端子连接，
所述第2差动对的另一方的输入与基准电压输入端子连接，
还包括：
在所述第1差动对与所述第2电源之间，与所述第1电流源串联连接的第4开关；和
在所述第2差动对与所述第2电源之间，与所述第2电流源串联连接的第5开关。
5、根据权利要求4所述差动放大电路，其特征在于，
数据输出期间由第1期间和第2期间组成，
在所述第1期间，所述第1及第3开关接通，所述第2开关断开，
在第所述2期间，所述第1及第3开关断开，所述第2开关接通，
所述第4开关，在所述第1期间开始的规定期间断开后，在所述规定期间后接通，
所述第5开关，在所述第2期间开始的规定期间断开，在所述数据输出期间中的所述第2期间开始的规定时间以外的期间接通。
6、一种差动放大电路，其特征在于，包括：
第1及第2差动对；
在所述第1和第2差动对的共同连接的输出对与第1电源之间连接的负载电路；
连接在所述第1及第2差动对的各自的公共源极与第2电源之间，分别给所述第1及第2差动对提供电流的第1及第2电流源；
接收所述第1及第2差动对的共同连接的输出对的输出并驱动输出端子的放大元件；
连接在所述第1差动对的其中一方的输入与输入端子之间的第1开关；
连接在所述第1差动对的所述一方的输入与所述输出端子之间的第2开关；
连接在所述第2差动对的其中一方的输入与所述输出端子之间的第3开关；和
在所述第2差动对的所述一方的输入与第3电源之间连接的电容元件，
所述第1差动对的另一方的输入和所述第2差动对的另一方的输入端都与所述输入端子连接，
并且：在所述第2差动对与所述第2电源之间，由第3电流源和第4开关构成的串联电路与所述第2电流源并联连接。
7、根据权利要求6所述差动放大电路，其特征在于，
数据输出期间由第1期间和第2期间组成，
在所述第1期间，所述第1及第3开关接通，所述第2开关断开，
在所述第2期间，所述第1及第3开关断开，所述第2开关接通，
所述第4开关，在所述第1期间开始的规定期间接通后，在所述规定期间后断开。
8、一种差动放大电路，其特征在于，包括：
第1及第2差动对，
在所述第1和第2差动对的共同连接的输出对与第1电源之间连接的负载电路；
连接在所述第1及第2差动对的各自的公共源极与第2电源之间，分别给所述第1及第2差动对提供电流的第1及第2电流源；
接收所述第1及第2差动对的共同连接的输出对的输出并驱动输出端子的放大元件；
连接在所述第1差动对的其中一方的输入与输入端子之间的第1开关；
连接在所述第1差动对的所述一方的输入与所述输出端子之间的第2开关；
连接在所述第2差动对的其中一方的输入与所述输出端子之间的第3开关；和
在所述第2差动对的其中一方的输入与第3电源之间连接的电容元件，
所述第1差动对的另一方的输入与所述输入端子连接，
所述第2差动对的另一方的输入与基准电压输入端子连接，
并且，
在所述第1差动对与所述第2电源之间，由第3电流源和第4开关构成的串联电路与所述第1电流源并联连接；
在所述第2差动对与所述第2电源之间，由第4电流源和第5开关构成的串联电路与所述第2电流源并联连接。
9、根据权利要求8所述差动放大电路，其特征在于，
数据输出期间由第1期间和第2期间组成，
在所述第1期间，所述第1及第3开关接通，所述第2开关断开，
在第所述2期间，所述第1及第3开关断开，所述第2开关接通，
所述第5开关，在所述第1期间开始的规定期间接通后，在所述规定期间后断开，
所述第4开关，在所述第2期间开始的规定期间接通，在所述数据输出期间的所述第2期间开始的规定时间以外的期间断开。
10、一种显示装置，在配置成网格状的数据线和扫描线之间的交叉部分上具有薄膜晶体管开关和像素电极，通过所述薄膜晶体管开关基于所述扫描线的控制信号的控制，将所述数据线的灰度电压信号施加到所述像素电极，由此进行显示；
包括输入灰度电压，驱动与显示元件连接的所述数据线的放大电路，其特征在于，
作为所述放大电路，具有权利要求1至权利要求10中任一项所记载的差动放大电路。
11、一种差动放大电路，其特征在于，包括：
与第1电源连接的负载电路；
第1及第2差动对；
连接在所述第1及第2差动对的各自的公共源极与第2电源之间，分别给所述第1及第2差动对提供电流的第1及第2电流源；
接收所述负载电路的输出并驱动输出端子的放大元件；
连接在所述第1差动对的其中一方的输入与输入端子之间的第1开关；
连接在所述第1差动对的所述一方的输入与所述输出端子之间的第2开关；
连接在所述第2差动对的其中一方的输入与所述输出端子之间的第3开关；和
在所述第2差动对的所述一方的输入与第3电源之间连接的电容元件，
所述第1差动对的另一方的输入与所述输入端子连接，
所述第2差动对的另一方的输入与基准电压输入端子连接，并且，包括：
控制所述第1差动对的输出对与所述负载电路之间的导通/切断的第1开关组；和
控制所述第2差动对的输出对与所述负载电路之间的导通/切断的第2开关组。
12、根据权利要求11所述差动放大电路，其特征在于，
数据输出期间由第1期间和第2期间组成，
在所述第1期间，所述第1及第3开关接通，所述第2开关断开，
在第所述2期间，所述第1及第3开关断开，所述第2开关接通，
所述第1开关组，在所述第1期间开始的规定期间断开后，在所述规定期间后接通，
所述第2开关组，在所述第2期间开始的规定期间断开，在所述数据输出期间中的所述第2期间开始的规定时间以外的期间接通。
CNB2005100625583A 2004-03-29 2005-03-29 放大电路及显示装置 Expired - Fee Related CN100483937C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004096525A JP4412027B2 (ja) 2004-03-29 2004-03-29 増幅回路及び表示装置
JP2004096525 2004-03-29

Publications (2)

Publication Number Publication Date
CN1677845A CN1677845A (zh) 2005-10-05
CN100483937C true CN100483937C (zh) 2009-04-29

Family

ID=34989096

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100625583A Expired - Fee Related CN100483937C (zh) 2004-03-29 2005-03-29 放大电路及显示装置

Country Status (3)

Country Link
US (1) US7339422B2 (zh)
JP (1) JP4412027B2 (zh)
CN (1) CN100483937C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705660B (zh) * 2020-01-14 2020-09-21 連恩微電子有限公司 差動信號偏移量調整電路及差動系統

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090177485A1 (en) * 2006-02-10 2009-07-09 Marisa Di Varalli Marisa & C. S.A.S. Method of establishing interpersonal relations, and suitable device to implement such a method
JP4821364B2 (ja) * 2006-02-24 2011-11-24 日本電気株式会社 オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法
WO2007102132A1 (en) * 2006-03-09 2007-09-13 Nxp B.V. Amplification stage
JP4797734B2 (ja) * 2006-03-23 2011-10-19 日本電気株式会社 差動増幅器とデジタル・アナログ変換器、並びに表示装置
JP4996185B2 (ja) * 2006-09-21 2012-08-08 ルネサスエレクトロニクス株式会社 演算増幅器及び液晶表示装置の駆動方法
CN101563745B (zh) * 2006-12-22 2014-09-03 美国亚德诺半导体公司 用于驱动开关的方法和装置
JP4657252B2 (ja) * 2007-06-04 2011-03-23 三洋電機株式会社 チャージポンプ回路及びスライスレベルコントロール回路
JP2009168867A (ja) * 2008-01-11 2009-07-30 Hitachi Displays Ltd 表示装置
US20090284317A1 (en) * 2008-05-16 2009-11-19 Ching-Chung Lee Source driver of a display, operational amplifier, and method for controlling the operational amplifier thereof
JP2009284150A (ja) * 2008-05-21 2009-12-03 Panasonic Corp オフセットキャンセル回路及び表示装置
WO2011092769A1 (ja) * 2010-02-01 2011-08-04 パナソニック株式会社 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法
CN102157134B (zh) * 2010-02-12 2013-09-04 瑞鼎科技股份有限公司 电压比较器、包含该电压比较器的液晶显示装置驱动电路及转态加速方法
TWI420496B (zh) * 2010-02-12 2013-12-21 Raydium Semiconductor Corp 電壓比較器、包含該電壓比較器之液晶顯示裝置驅動電路及轉態加速方法
JP5394968B2 (ja) * 2010-03-29 2014-01-22 セイコーインスツル株式会社 差動増幅回路
CN113824413A (zh) * 2021-08-29 2021-12-21 北京工业大学 一种基于ncfet的差动放大器电路
CN114495790B (zh) * 2022-01-24 2023-11-21 北京奕斯伟计算技术股份有限公司 放大器及控制方法、缓冲器、源极驱动器、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001603A (en) * 1976-02-25 1977-01-04 National Semiconductor Corporation Emitter load switching circuit
EP0261482B1 (de) * 1986-09-26 1994-07-20 Siemens Aktiengesellschaft Operationsverstärker
JPH01284007A (ja) * 1988-05-11 1989-11-15 Hitachi Cable Ltd 位相切換回路
US5854574A (en) * 1996-04-26 1998-12-29 Analog Devices, Inc. Reference buffer with multiple gain stages for large, controlled effective transconductance
JP3606353B2 (ja) * 1997-12-18 2005-01-05 シャープ株式会社 電流−電圧変換回路
JP2000174576A (ja) * 1998-12-08 2000-06-23 Fujitsu Ltd 可変利得増幅器
DE19900558C2 (de) * 1999-01-09 2002-10-24 Micronas Gmbh Verstärker für einen Analog-Digital-Wandler
FR2793087B1 (fr) * 1999-04-28 2001-06-29 St Microelectronics Sa Circuit et procede de compensation de la tension de decalage dans un amplificateur operationnel
JP3664010B2 (ja) * 1999-12-10 2005-06-22 岩崎通信機株式会社 アナログ・スイッチ回路
JP2001292041A (ja) * 2000-04-07 2001-10-19 Fujitsu Ltd オペアンプおよびそのオフセットキャンセル回路
JP3998465B2 (ja) * 2001-11-30 2007-10-24 富士通株式会社 ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705660B (zh) * 2020-01-14 2020-09-21 連恩微電子有限公司 差動信號偏移量調整電路及差動系統

Also Published As

Publication number Publication date
CN1677845A (zh) 2005-10-05
US7339422B2 (en) 2008-03-04
JP2005286616A (ja) 2005-10-13
JP4412027B2 (ja) 2010-02-10
US20050212597A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
CN100483937C (zh) 放大电路及显示装置
CN101174397B (zh) 数据驱动器及显示装置
CN100458878C (zh) 运算放大电路、驱动电路及驱动方法
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
US7005916B2 (en) Amplifier circuit, driving circuit of display apparatus, portable telephone and portable electronic apparatus
US7903078B2 (en) Data driver and display device
US8274504B2 (en) Output amplifier circuit and data driver of display device using the same
US6731170B2 (en) Source drive amplifier of a liquid crystal display
KR101920885B1 (ko) 표시 장치 및 그 구동 방법
US7006070B2 (en) Operational amplifier circuit, driving circuit, and driving method
US8139015B2 (en) Amplification circuit, driver circuit for display, and display
CN100495491C (zh) 显示装置的驱动电路
US20020021606A1 (en) Driving circuit, charge/discharge circuit and the like
CN107452354B (zh) 一种灰阶控制电路、显示驱动电路及显示装置
TWI386897B (zh) 源極驅動器、光電裝置、及電子機器
KR20060065671A (ko) 증폭회로, 능동 매트릭스형 디바이스, 능동 매트릭스형디스플레이 디바이스 및 신호 증폭 방법
US8487922B2 (en) Capacitive load drive circuit and display device including the same
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
JP3482908B2 (ja) 駆動回路、駆動回路システム、バイアス回路及び駆動回路装置
EP1380102A1 (en) High duty cycle offset compensation for operational amplifiers
US7724089B2 (en) Amplifying circuit
CN101427298B (zh) 模拟输出电路和数据信号线驱动电路及显示装置、电位写入方法
CN101013882B (zh) 差动放大器及数模转换器
JP3228411B2 (ja) 液晶表示装置の駆動回路
KR101349345B1 (ko) 횡전계형 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GETENA FUND CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20110808

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110808

Address after: Delaware, USA

Patentee after: Nippon Electric Co.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20200329