CN101013882B - 差动放大器及数模转换器 - Google Patents

差动放大器及数模转换器 Download PDF

Info

Publication number
CN101013882B
CN101013882B CN2007100075239A CN200710007523A CN101013882B CN 101013882 B CN101013882 B CN 101013882B CN 2007100075239 A CN2007100075239 A CN 2007100075239A CN 200710007523 A CN200710007523 A CN 200710007523A CN 101013882 B CN101013882 B CN 101013882B
Authority
CN
China
Prior art keywords
input
switch
differential
terminal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100075239A
Other languages
English (en)
Other versions
CN101013882A (zh
Inventor
土弘
入口雅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101013882A publication Critical patent/CN101013882A/zh
Application granted granted Critical
Publication of CN101013882B publication Critical patent/CN101013882B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45548—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors as shunts to earth or as short circuit between inputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Abstract

本发明提供一种避免电源及信号噪声、开关噪声的影响，并可进行多个输入参考电压的运算输出的差动放大器。其包括：第一、第二、第三输入端子(1、2、3)；输出端子(4)；构成第一、第二差动对的晶体管对(531、532)、(533、534)，它们的输出对共同连接在负载电路(537、538)上，并分别由对应的电流源(535、536)进行驱动；放大级(539)，其输入端连接在所述负载电路与第一、第二差动对的输出对的共同连接点的至少一个上，且输出端连接在输出端子上；在所述第二差动对的输入对上输入来自第三输入端子的信号和来自所述输出端子的反馈信号，在所述第一差动对的输入对与第一、第二输入端子(1、2)之间具行第一、第二开关(SW1、SW2)；在所述第一差动对的输入对和第一、第二开关(SW1、SW2)的各个连接点与基准电压端子之间具有第一、第二电容(C1、C2)。也可以将第一、第二、第三输入端子(1、2、3)作为一个端子，并顺次输入电压。

Description

差动放大器及数模转换器
技术领域
本发明涉及差动放大器及数模转换器，特别是涉及在显示装置的驱动器等中使用的差动放大器及数模转换器、以及具有该数模转换器的数据驱动器。
背景技术
近来，对于显示装置来说，以薄、轻、低功耗为特征的液晶显示装置(LCD)得到广泛普及，并被大量用于便携式电话机(移动电话、蜂窝电话)、PDA(个人数字助理)或笔记本PC等移动设备的显示部中。但是，最近随着液晶显示装置的大画面化以及有关动画的技术的提高，不仅被用于移动用途，还能够实现固定式的大画面显示装置或大画面液晶电视。作为这些液晶显示装置，可利用能够进行高精细显示的有源矩阵驱动方式的液晶显示装置。首先，参考图17来对有源矩阵驱动方式液晶显示装置的典型结构进行简要说明。图17中通过等价电路示意性地示出了与液晶显示部的一个像素相连的主要结构。
通常，有源矩阵驱动方式的液晶显示部960包括：将透明的像素电极964及薄膜晶体管(TFT)963配置成矩阵状的半导体衬底(例如在彩色SXGA面板的情况下为1280×3像素列×1024像素行)；在整个面上形成一个透明电极966的相对衬底；以及使这两块衬底相对并在其间封入液晶的构造。
通过扫描信号来控制具有开关功能的TFT 963的导通/关断，当TFT963导通时，向像素电极964施加与视频数据信号对应的灰度信号电压，液晶的透过率会根据各个像素电极964与相对衬底电极966之间的电位差而发生变化，并且在TFT 963关断之后，该电位差也被液晶电容965保持一定期间，由此来显示图像。
在半导体衬底上，呈栅格状地布置了传输向各个像素电极964施加的多个电平电压(灰度信号电压)的数据线962、和传输扫描信号的扫描线961(在上述彩色SXGA面板的情况下，数据线为1280×3条，扫描线为1024条)，扫描线961及数据线962由于在彼此的交叉部中产生的电容以及位于该交叉部与相对衬底电极之间的液晶电容而成为很大的电容性负载。
由栅极驱动器970向扫描线961提供扫描信号，并且由数据驱动器980通过数据线962而向各个像素电极964提供灰度信号电压。另外，显示控制器950控制栅极驱动器970和数据驱动器980，并由显示控制器950提供它们各自需要的时钟CLK、控制信号、电源电压等，而视频数据则被提供给数据驱动器980。目前，视频数据以数字数据为主流。
在一个帧期间(1/60·秒)进行与一个画面相当的数据的更新，用各个扫描线依次选择每一像素行(每条线)，并在选择期间内，通过各个数据线来提供灰度电压。
栅极驱动器970只要至少提供2值的扫描信号即可，而数据驱动器980则需要用与灰度数对应的多值的灰度信号电压来驱动数据线。为此，数据驱动器980具有数模转换电路(DAC)，该数模转换电路(DAC)由将视频数据转换为灰度信号电压的译码器、和将该灰度信号电压放大输出到数据线962上的运算放大器构成。
近来，随着液晶显示装置向高图像质量(多色化)的发展，对于至少26万色(RGB各6比特视频数据)、甚至是2680万色(RGB各8比特视频数据)以上的需求也正在变高。
因而，在输出与多比特视频数据对应的灰度信号电压的数据驱动器中，DAC的电路规模增大，由此导致了数据驱动器LSI的芯片面积增大，从而成为导致成本变高的主要原因。因此，需要有能够削减数据驱动器面积的运算放大器和数模转换电路(DAC)。
图18示出了用于图17的数据驱动器980内的缓冲电路(驱动数据线的驱动电路)等中的差动放大器的结构(例如参考专利文献1)。该差动放大器是以消除由元件偏差引起的输出偏移位目的的偏移消除放大器，其与不以消除输出偏移为目的的本发明不同，但下面将其作为比较对象来进行说明。
参考图18可知，所述以往的差动放大器包括：构成第一差动对的NMOS晶体管对M3、M4，它们的共同连接的源极经由恒流源M8而连接到低电位侧电源VSS上；构成第二差动对的NMOS晶体管对M5、M6，它们的共同连接的源极经由恒流源M9而连接到低电位侧电源VSS上；PMOS晶体管M2，其源极连接在高电位侧VDD上，栅极与漏极相连，漏极共同连接在NMOS晶体管M4、M6的漏极上；PMOS晶体管M1，其源极连接在高电位侧VDD上，栅极连接在PMOS晶体管M2的栅极上，漏极共同连接在NMOS晶体管M3、M5的漏极上；构成放大级的PMOS晶体管M7，其源极连接在高电位侧电源VDD上，栅极连接在PMOS晶体管M1的漏极上，漏极连接在输出端子Vout上；恒电流电源M10，连接在输出端子Vout与低电位侧电源VSS之间；电容C11、C12，分别连接在晶体管M3、M4的栅极和低电位侧电源VSS之间；开关SW11、SW12，分别连接在NMOS晶体管M6的栅极与输入端子Vin之间以及该栅极与输出端子Vout之间；开关SW16，连接在NMOS晶体管M3的栅极和输入端子Vin之间；开关SW13，连接在NMOS晶体管M4的栅极和输出端子Vout之间；其中，NMOS晶体管M5的栅极连接在输入端子Vin上。
图19是表示图18所示电路的开关控制的时序图。参考图19可知，在图18所示电路中，在一个数据输出期间的期间t1，开关SW11、SW13、SW16成导通状态，开关SW12成关断状态，从而向差动对(M3、M4)的输入对输入输入电压Vin和输出电压Vout，向差动对(M5、M6)的输入对输入输入电压Vin。此时，在电容元件C11中储存包含偏移电压Vf的电压(Vin+Vf)，在电容元件C12中储存输入电压Vin。
然后，在期间t2，开关SW11、SW13、SW16成关断状态，开关SW12成导通状态，从而向差动对(M3、M4)的输入对分别输入电容元件C12、C11中储存的电压Vin、(Vin+Vf)，向差动对(M5、M6)的输入对分别输入输入电压Vin和输出电压Vout。在期间t1、t2，由于晶体管M3、M4、M5的栅极电压不发生变化，因而晶体管M6的栅极电压也被保持。即Vout＝Vin，从而图18所示的电路能够消除输出偏移，并放大输出与输入电压相等的电压。
专利文献1：日本专利申请公开特开2001-292041号公报
发明内容
在参考图18及图19进行说明的差动放大器中，在期间t2向差动对(M3、M4)的输入对提供在期间t1储存到电容元件C12、C11中的电压(输入电压Vin、输出电压Vout)，因此，例如即使在电源VSS上产生了噪声，也由于电容元件C12、C11的端子电压同相地发生变化，能够抑制噪声对输出电压Vout的影响。但是，电容C2必须通过输入电荷(来自输入端子Vin的电荷)来充电，从而从输入看过去的电容(输入电容)较大。
此外，在图18的差动放大器中，在期间t2，开关SW13、SW16关断，差动对(M3、M4)的输入对(栅极)与输入Vin、输出Vout断开，从而在两个差动对中只有一个差动对(M5、M6)进行放大动作。即，不构成适应高速动作的结构。
对此，本发明的目的是提供一种基于顺次(serially)输入的多个输入参考电压来进行运算放大输出的差动放大器，其能够抑制由电源及信号噪声、开关噪声造成的影响，并能够进行高速动作。
本发明的另一目的是提供一种实质上减小了输入电容的差动放大器。
本发明的再一个目的是提供一种具有下述差动放大器的数模转换电路、数据驱动器以及显示装置，其中所述差动放大器能够从较少的输入参考电压输出多电平的模拟电压并起到运算放大器的作用。本发明的又一目的是提供一种具有下述差动放大器的数模转换电路、数据驱动器以及显示装置，其中所述差动放大器能够减少译码器元件数量来节约面积。
本申请中公开的发明为了解决上述问题而大体如下构成。
本发明例如是在两个差动对的一个差动输入对的两端具有储存电压用的电容的顺次输入运算放大器。
根据本发明一个方面的差动放大器的特征在于，其包括：
第一至第三输入端子，第一至第三信号分别被提供给所述第一至第三输入端子；
输入差动级，包括第一及第二差动对，以及共同连接在所述第一及第二差动对的输出对上的负载电路；
放大级，接收所述第一及第二差动对的共同的输出信号，对输出端子进行充电或放电驱动；
第一电容，连接在所述第一差动对的输入对的第一输入上；第二电容，连接在所述第一差动对的输入对的第二输入上；
第一开关，连接在所述第一差动对的输入对的所述第一输入和所述第一电容的连接点与所述第一输入端子之间；以及
第二开关，连接在所述第一差动对的输入对的所述第二输入和所述第二电容的连接点与所述第二输入端子之间，
其中，所述第二差动对的输入对的第一输入连接在所述第三输入端子上，并且
所述第二差动对的输入对的第二输入连接在所述输出端子上。
在本发明中，所述第三信号可以是与所述第一或第二信号相同的信号。
在本发明中，还可以如下构成：所述第一至第三输入端子构成共同的一个输入端子，所述第一至第三信号按预先确定的顺序被提供给所述一个输入端子。
在本发明中，从所述输出端子输出电压，该电压与在所述第三信号上加上所述第一及第二信号的电压差所得的电压相对应。
在本发明中，也可以如下构成：所述第一及第二差动对由各自对应的电流源进行驱动；
所述放大级的输入端连接在所述负载电路与所述第一及第二差动对的输出对的共同连接点的至少一个上，所述放大极的输出端连接在所述输出端子上；
所述第一电容连接在所述第一差动对的输入对的所述第一输入与所述第一开关的连接点、和基准电压端子之间；
所述第二电容连接在所述第一差动对的输入对的所述第二输入与所述第二开关的连接点、和基准电压端子之间。
在本发明中，优选进行如下控制：
在第一期间，使所述第一及第二开关均导通，向所述一个输入端子提供第一信号，
在继所述第一期间之后的第二期间，使所述第一及第二开关中的一个导通，并使另一个关断，向所述一个输入端子提供第二信号，
在继所述第二期间之后的第三期间，使所述第一及第二开关均关断，向所述一个输入端子提供第三信号。
在本发明中也可以采用如下结构：在所述第一差动对的输入对的所述第一输入和所述第一开关以及所述第一电容的连接点、与所述输出端子之间，具有第三开关。
本发明还可以采用如下结构：在所述第一差动对的输入对的所述第二输入和所述第二开关以及所述第二电容的连接点、与所述输出端子之间，具有始终关断的第四开关。
在本发明中，优选进行如下控制：
在第一期间，使所述第二及第三开关均导通，使所述第一开关关断，向所述一个输入端子提供第一信号，
在继所述第一期间之后的第二期间，使所述第三开关关断，使所述第一及第二开关均导通，向所述一个输入端子提供所述第一信号，
在继所述第二期间之后的第三期间，使所述第三开关关断，使所述第一及第二开关的一个导通，并使另一个关断，向所述一个输入端子提供第二信号，
在继所述第三期间之后的第四期间，使所述第一至第三开关均关断，向所述一个输入端子提供第三信号。
在本发明中也可以采用如下结构：在所述第一差动对的输入对的所述第一输入和所述第一开关以及所述第一电容的连接点、与所述输出端子之间，具有第三开关；
在所述第一差动对的输入对的所述第二输入和所述第二开关的连接点、与所述第二电容之间，具有第五开关；
在所述第二电容和所述第五开关的连接点与所述输出端子之间，具有第四开关。
在本发明中还可以采用如下结构：在所述第一差动对的输入对的所述第一输入和所述第一开关的连接点、与所述第一电容和所述第三开关的连接点之间，具有始终导通的第六开关。
在本发明中，优选进行如下控制：
在第一期间，使所述第一开关关断，使所述第二、第三、第四开关导通，使第五开关关断，向所述一个输入端子提供第一信号，
在继所述第一期间之后的第二期间，使所述第一、第二、第五开关均导通，使所述第三及第四开关均关断，向所述一个输入端子提供所述第一信号，
在继所述第二期间之后的第三期间，使所述第三及第四开关关断，使所述第五开关导通，使所述第一及第二开关的一个导通，并使另一个关断，向所述一个输入端子提供第二信号，
在继所述第三期间之后的第四期间，使所述第五开关导通，使所述第一、第二、第三、第四开关均关断，向所述一个输入端子提供第三信号。
在本发明中，所述第三信号可以是与所述第一信号或所述第二信号相同的信号。
根据本发明的数模转换电路包括：参考电压生成电路，生成电平各不相同的多个参考电压；
选择电路，基于输入数字信号，将来自所述参考电压生成电路的参考电压选择为第一、第二及第三信号；以及
根据本发明的的差动放大器，其在第一至第三输入端子上分别接收从所述选择电路输出的所述第一、第二、第三信号。
或者，根据本发明的数模转换电路包括：参考电压生成电路，生成电平各不相同的多个参考电压；
选择电路，基于输入数字信号，将来自所述参考电压生成电路的参考电压选择为第一、第二及第三信号；以及
根据本发明的的差动放大器，其在一个输入端子上依次接收从所述选择电路输出的所述第一、第二、第三信号。
根据本发明的数据驱动器具有所述数模转换电路，并根据所输入的视频数据信号来驱动数据线。本发明的显示装置具有该数据驱动器。
发明效果
根据本发明，在实现基于顺次输入的多个输入参考电压来进行运算放大输出的差动放大器的同时，能够降低电源及信号噪声、开关噪声。并且根据本发明，可使两个差动对一起进行放大动作，由此可实现高速化。
根据本发明，通过减小连接在差动对的输入对上的电容的电容值，可减小输入电容。
另外，根据本发明，能够在具有可根据顺次输入的多个输入参考电压来进行运算放大输出的差动放大器的数模转换电路中，简化译码器电路的结构，实现面积的节约。
附图说明
图1是示出本发明第一实施例中的差动放大器的结构的图；
图2是示出本发明第二实施例中的差动放大器的结构的图；
图3是示出本发明第二实施例中的差动放大器的开关控制与电压输入的第一关系的图；
图4是示出本发明第二实施例中的差动放大器的开关控制与电压输入的第二关系的图；
图5是示出本发明第三实施例中的差动放大器的结构的图；
图6是示出本发明第三实施例中的差动放大器的开关控制与电压输入的关系的图；
图7是示出本发明第四实施例中的差动放大器的结构的图；
图8是示出本发明第四实施例中的差动放大器的开关控制与电压输入的关系的图；
图9A、9B是用于说明本发明差动放大器的三个信号电压与输出电压的第一关系的图；
图10A、10B是用于说明本发明差动放大器的三个信号电压与输出电压的第二关系的图；
图11A、11b是用于说明本发明差动放大器的三个信号电压与输出电压的第三关系的图；
图12是本发明数模转换电路的一个实施例的结构示意图；
图13是本发明数模转换电路的另一实施例的结构示意图；
图14是本发明数据驱动器的一个实施例的结构示意图；
图15是用于说明本发明差动放大器的基本动作的图；
图16是用于说明本发明差动放大器的基本动作的V-I特性图；
图17是有源矩阵驱动方式液晶显示器的典型结构示意图；
图18是专利文献1记载的差动放大器的结构示意图；
图19是示出图18所示电路的开关控制的图。
具体实施方式
下面参考附图来对上述本发明的实施方式进行更加详细的说明。参考图1可知，根据本发明实施例的差动放大器包括：第一、第二、第三输入端子(1、2、3)；输出端子(4)；构成第一、第二差动对的晶体管对(531、532)、(533、534)，它们的输出对共同连接在负载电路(537、538)上，并分别由对应的电流源(535、536)进行驱动；以及放大级(539)，其输入端连接在负载电路(537、538)与第一、第二差动对(531、532)、(533、534)的输出对的共同连接点的至少一个上，输出端连接在输出端子(4)上。在第二差动对(533、534)的输入对上输入来自第三输入端子(3)的信号和来自输出端子(4)的反馈信号，在第一差动对(531、532)的输入对与第一、第二输入端子(1、2)之间分别连接有第一、第二开关(SW1、SW2)。在第一差动对(531、532)的输入对和基准电压端子(VSS)之间分别连接有第一、第二电容(C1、C2)。
或者，参考图2可知，实施本发明的另一方式具有用于以预先设定的顺序提供第一、第二、第三信号的一个端子(1)，并包括：输入差动级，其包括构成第一及第二差动对的晶体管对(531、532)、(533、534)，以及共同连接在第一及第二差动对(531、532)、(533、534)的输出对上的负载电路(537、538)；放大级(539)，其输入端连接在第一及第二差动对(531、532)、(533、534)的输出对的共同连接点的至少一个上，输出端连接在输出端子(4)上；其中，第一差动对(531、532)的输入对分别经由第一及第二开关(SW1、SW2)与所述一个端子(1)相连，在第二差动对(533、534)的输入对上输入来自所述一个端子(1)的输入信号和来自输出端子(4)的反馈信号。在所述电路结构中也可以进行如下控制：在第一期间，使第一及第二开关(SW1、SW2)均导通，向一个端子(1)提供第一信号，在继所述第一期间之后的第二期间，使所述第一及第二开关(SW1、SW2)中的一个导通、并使另一个关断，向一个端子(1)提供第二信号，在继所述第二期间之后的第三期间，使所述第一及第二开关(SW1、SW2)关断，并提供第三信号。下面基于实施例来进行说明。
实施例
(第一实施例)
图1是本发明第一实施例的差动放大器的结构示意图。参考图1可知，本实施例的差动放大器包括：NMOS晶体管532、531，它们的源极共同连接，栅极经由开关SW1、SW2分别连接在端子1、2上，从而构成第一差动对(531、532)；恒流源535，连接在NMOS晶体管532、531的共同源极和低电位侧电源VSS之间；NMOS晶体管533、534，它们的源极共同连接，栅极分别连接在端子3、输出端子4上，从而构成第二差动对(533、534)；恒流源536，连接在NMOS晶体管533、534的共同源极和低电位侧电源VSS之间；PMOS晶体管537，其源极连接在高电位侧电源VDD上，漏极与栅极相连；PMOS晶体管538，其源极连接在高电位侧电源VDD上，栅极连接在PMOS晶体管537的栅极上；其中，PMOS晶体管537的漏极与NMOS晶体管532、534的漏级共同连接，PMOS晶体管538的漏极与NMOS晶体管531、533的漏极共同连接。此外，PMOS晶体管538的漏极连接在放大级539的输入端上，放大级539的输出端连接在差动放大器的输出端子4上。电容C2连接在开关SW2和NMOS晶体管531的栅极间的连接点(端子)T1与低电位侧电源VSS之间，电容C1连接在开关SW1和NMOS晶体管532的栅极间的连接点(端子)T2与低电位侧电源VSS之间。PMOS晶体管537、538是构成差动对(531、532)、(533、534)的共同的有源负载的电流镜电路。
这里，为了说明图1所示电路结构的动作原理，基于作为图1的基本电路的图15来进行说明。图15所示的结构是差动放大器，其具有第一及第二差动对，第一差动对的输入对连接在端子T1、T2上，第二差动对的输入对连接在端子T0及输出端子4上，并输出向端子T0、T1、T2施加的电压V(T0)、V(T1)、V(T2)的运算放大电压。具体来说，具有两个差动级(差动晶体管对531、521和电流源晶体管535，差动晶体管对533、534和电流源晶体管536)，它们的输出对共同连接在构成负载电路的电流镜(由晶体管537、538构成)上，构成差动对(531、532)的非反相输入端(正相输入端)和反相输入端的晶体管531、532的栅极分别连接在端子T1和端子T2上，差动对(533、534)的非反相输入端和反相输入端(晶体管533、534的栅极)分别连接在端子T0和输出端子4上，放大级539输入电流镜(537、538)的输出端(晶体管531、533、538的连接点)的电压，其输出端连接在输出端子4上。
在图15中，当用相同尺寸的晶体管构成两对差动晶体管对，并将驱动各个驱动对的电流源(535、536)的电流设定成相等时，作为输出电压Vout可输出在V(T0)上加上V(T1)与V(T2)的电压差{V(T1)-V(T2)}所得的电压。参考图16来对其原理进行说明。图16是用于说明V(T1)＞V(T2)时的作用的图。图16在漏极-源极间电流Ids与栅极电压V之间的关系图中示出了晶体管531、532的特性曲线1和晶体管533、534的特性曲线2。这些晶体管的动作点位于各自的特性曲线上。由于两个差动对各自的源极电位独立发生变化，因而两个特性曲线只在横轴方向上发生错开。
如果将晶体管531、532、533、534的各个动作点a、b、c、d对应的电流(漏极-源极间电流)分别设为Ia、Ib、Ic、Id，则作为图16中的各个晶体管的电流的关系，有下式(1)、(2)成立。
Ia+Ib＝Ic+Id    …(1)
Ia+Ic＝Ib+Id    …(2)
这里，式(1)是由于电流源535、536的电流相等而导出的，式(2)是由于电流镜(537、538)的输入输出电流相等而导出的。
对上述关系式进行求解，可导出下式(3)。
Ia＝Id、Ib＝Ic    …(3)
通过式(3)，四个动作点a、b、c、d被确定为如图16所示。这里，由于线段ad和线段bc相等，所以与各个线段对应的电位差{Vout-V(T1)}和{V(T0)-V(T2)}相等。由此，输出电压Vout由下式(4)给出。
Vout＝V(T0)+{V(T1)-V(T2)}    …(4)
在式(4)中，若设V(T0)＝V(T1)，则
Vout＝{2·V(T1)-V(T2)}，
从而构成将V(T1)、V(T2)按1∶2进行外插的外插放大器。
此外，在式(4)中，若设V(T2)＝Vout，则
Vout＝{V(T0)+V(T1)}/2，
从而构成将V(T0)、V(T1)按1∶1进行内插的内插放大器。
虽然图16是示出V(T1)≥V(T2)时的作用的图，但V(T1)≤V(T2)的场合也一样。
即使两个电压V(T1)、V(T2)的电压差发生变化，图16所示的作用(动作原理)也成立。从而，图15的运算放大电路是可进行高精度输出的放大电路。但是，两个电压V(T1)、V(T2)的电压差范围有界限，并成为差动对(531、532)可进行差动动作的范围。从而，电压V(T1)、V(T2)可取较近的值，而电压V(T0)则可取从低电位电源Vss到高电位电源VDD的范围内的任意值。
图1的结构是在图15的结构中具有分别连接在端子T1、T2与VSS之间的电容C2、C1，并在端子T1、T2与端子2、1之间具有开关SW2、SW1的结构。其余与图15的结构相同。
根据本实施例，在差动对(531、532)的差动输入对上连接电容C2、C1，从而可储存向端子T1、T2输入的电压，由此，向端子T0、T1、T2分别输入的电压可在时间上错开。
在本实施例中，其输出电压Vout与式(4)相同。
根据本实施例，通过在差动对(531、532)的输入对(栅极)上一并设置电容C1、C2以及开关SW1、SW2，抑制了电源及信号噪声、以及开关噪声(SW1、SW2)的影响，从而能够实现输出电压的高精度化。这是由于，在本实施例中，由于差动对(531、532)的输入对的电位相对于电源及信号噪声等而同相位地进行变动，所以输入对的电位差(差电压)被保持，从而不会影响到输出电压。因此，可减小电容C1、C2的电容值，其结果是可减小输入电容。
在本实施例中，开关SW1、SW2的导通/关断控制不必非得同相，定时有稍许错开也可以。即使开关SW1、SW2的导通/关断控制在时间上错开，也可以消除电源及信号噪声、以及开关噪声，这是本发明的特征之一。
开关SW1、SW2根据向端子T2、T1输入的电压的供应，进行导通/关断控制，从而在电容C1、C2中分别储存各自的电压V(T2)、V(T1)。
开关SW1、SW2导通，从而在电容C1、C2中分别储存电压V(T2)、V(T1)，开关SW1、SW2关断，从而将端子T1、T2的电压差V(T1)-V(T2)与端子T0的电压V(T0)相加所得的电压(式(4))作为输出电压Vout输出。
在本实施例中，若设V(T0)＝V(T1)，则构成将V(T1)、V(T2)按1∶2进行外插的外插放大器。此外，若设V(T2)＝Vout，则构成将V(T0)、V(T1)按1∶1进行内插的内插放大器。
在本实施例中，并不局限于一端与端子T2、T1分别连接的电容C1、C2的另一端与低电位电源VSS连接的结构。即，除了低电位电源VSS之外，电容C1、C2的另一端也可以共同连接在任意电位的端子上。可以说以下说明的其他实施例也一样。
(第二实施例)
接着，对本发明的第二实施例进行说明。图2是示出本发明第二实施例的差动放大器的结构的图。参考图2，本实施例是在图1所示的差动放大器中将端子1、2、3统一成一个从而作为共用的端子1的结构。另外，端子T0直接连接在端子1上。开关SW1、SW2的一端分别连接在差动对(531、532)的输入对(端子T2、T1)上，另一端共同连接在端子1上。其余的结构与所述第一实施例相同。
在本实施例中，向端子T0、T1、T2输入的电压是从端子1顺次提供的。按照应向端子T2、T1提供的电压的提供顺序对开关SW1、SW2进行从导通切换为关断的控制，从而在电容C1、C2中分别储存来自端子1的电压。
对于顺次输入的三个信号电压V(T0)、V(T1)、V(T2)，输出与式(4)相同的电压Vout＝V(T0)+{V(T1)-V(T2)}。
图3是说明图2的差动放大器的动作的图。在图3中，示出了在一个数据期间内从输入端子1最终向差动对的各个端子T0、T1、T2提供的电压V(T0)、V(T1)、V(T2)的提供顺序，和开关SW1、SW2的导通/关断控制。在图3中，在期间t1、t2、t3，依次提供V(T2)、V(T1)、V(T0)。
在期间t1，开关SW1、SW2均导通，电压V(T2)从端子1被提供给端子T1、T2，并被储存到电容C1、C2中。此时，端子T1的电压为V(T2)，电压V(T2)还被提供给端子T0，因此，根据式(4)，输出端子4的电压Vout成为
Vout＝V(T2)。
在期间t2，开关SW1关断，开关SW2保持导通状态。此时，端子T2保持电容C1中储存的电压V(T2)，电压V(T1)从端子1被提供给端子T1，并被储存到电容C2中。此外，电压V(T1)还被提供给端子T0。由此，根据式(4)，输出端子4的电压Vout成为
Vout＝{ 2·V(T1)-V(T2)}。
在期间t3，开关SW1、开关SW2均关断，此时端子T2、T1分别保持电容C1、C2中储存的电压V(T2)、V(T1)。此外，电压V(T0)被提供给端子T0，因此根据式(4)，输出端子4的电压Vout成为
Vout＝V(T0)+{V(T1)-V(T2)}。
在本实施例中，当在期间t3从端子1提供的电压V(T0)与V(T1)相等时，在期间t3也继续从输出端子4输出期间t2的输出电压Vout＝{2·V(T1)-V(T2)}。此时的输出电压Vout是将电压V(T1)、V(T2)按1比2进行外插的电压。
图4是说明图2的差动放大器的动作的另一例子的图。在图4中，示出了从输入端子1向差动对的各个端子T0、T1、T2提供的电压V(T0)、V(T1)、V(T2)的提供顺序，和开关SW1、SW2的导通/关断控制。在图4所示的例子中，在期间t1、t2、t3，依次提供V(T1)、V(T2)、V(T0)。
在期间t1，开关SW1、SW2均导通，电压V(T1)从端子1被提供给端子T2、T1，并被储存到电容C1、C2中。此时，端子T2的电压为V(T1)，电压V(T1)还被提供给端子T0，因此，根据式(4)，输出端子4的电压Vout成为
Vout＝V(T1)。
在期间t2，开关SW2关断，开关SW1导通。此时，端子T1保持电容C2中储存的电压V(T1)，电压V(T2)从端子1被提供给端子T2，并被储存到电容C1中。此外，电压V(T2)还被提供给端子T0，因此，根据式(4)，输出端子4的电压Vout成为
Vout＝V(T1)。
在期间t3，开关SW1、开关SW2均关断，此时，端子T2、T1分别保持电容C1、C2中储存的电压V(T2)、V(T1)。此外，电压V(T0)被提供给端子T0，因此根据式(4)，输出端子4的电压Vout成为
Vout＝V(T0)+{V(T1)-V(T2)}。
(第三实施例)
接下来说明本发明的第三实施例。图5是示出本发明第三实施例的结构的图。参考图5，本实施例在图2所示差动放大器的结构中，在输出端子4和端子T2之间还具有开关SW3，在输出端子4和端子T1之间还具有开关SW4。其余的结构和图2的结构相同。本实施例与上述第二实施例不同点在于开关的控制上。
图6是用于说明图5的动作的图，示出了在一个数据期间内从输入端子1最终向差动对的各个端子T0、T1、T2提供的电压V(T0)、V(T1)、V(T2)的提供顺序，和开关SW1、SW2、SW3的导通/关断控制。参考图6，在图3的期间t1、t2、t3中的t1之前插入了期间t0，并在期间t0、t1、t2、t3依次提供V(T2)、V(T2)、V(T1)、V(T0)。在本实施例中，开关SW4始终关断。开关SW4与端子T2上的开关SW3的寄生电容相对应，是向端子T1施加开关SW4的寄生电容的伪开关。因此，在可忽略关断时的开关寄生电容的情况下，也可以省去开关SW4。
在期间t0，开关SW1关断，SW2、SW3均导通，电压V(T2)从端子1被提供给端子T0、T1，并被储存到电容C2中，端子T2连接在输出端子4上。此时，两个差动对(531、532)、(533、534)均构成在非反相输入端输入电压V(T2)、在反相输入端上连接输出端子4的电压跟随器结构，从而能够使输出电压Vout的变化高速化。并且，输出端子4的电压Vout成为Vout＝V(T2)。电压V(T2)从输出端子4被提供且储存到电容C1中。在期间t1、t2、t3，开关SW3关断，由于与图3的控制相同，因而省去其说明。
本实施例与上述第二实施例的不同点如下。在上述第二实施例中，当输出电压Vout从前一个数据期间的输出电压发生大的变动时，只有被连接成电压跟随器的差动对(533、534)对输出变化起作用，因此，要使输出电压Vout高速变化，就需要增加电流源535、536的电流值。
而在本实施例中，由于在期间t0有两个差动对(531、532)、(533、534)对输出变化起作用，因而即使不增加电流源535、536的电流，也可以高速动作。在期间t0，输出电压Vout为V(T2)。由此，当期间t3的输出电压Vout＝V(T0)+{V(T1)-V(T2)}为与V(T2)比较接近的电压时，该高速动作将有效地发挥作用。
图6示出了在图3的期间t1、t2、t3中的t1之前插入期间t0时的实施例，但也可以在图4的期间t1、t2、t3中的t1之前插入期间t0，并进行同样的开关控制，此时也能够实现输出电压Vout的高速变化。此时，期间t0的输出电压Vout为V(T1)，从期间t1起，开关SW3关断，与图4的控制相同。
(第四实施例)
接着，对本发明的第四实施例进行说明。图7是示出本发明第四实施例的差动放大器的结构的图。参考图7，本实施例在图5所示的所述第三实施例的差动放大器的结构中，在端子T1和电容C2之间具有开关SW5，在端子T2与电容C1之间具有开关SW6。其余的结构与图5的结构相同。本实施例的开关控制与上述第二及第三实施例不同。
图8是用于说明图7的动作的图，示出了在一个数据期间内从输入端子1最终向差动对的各个端子T0、T1、T2提供的电压V(T0)、V(T1)、V(T2)的提供顺序，和开关SW1、SW2、SW3、SW4、SW5的导通/关断控制。参考图8，在图3的期间t1、t2、t3中的t1之前插入了期间t0，并在期间t0、t1、t2、t3依次提供V(T2)、V(T2)、V(T1)、V(T0)。开关SW6是始终导通的伪开关。开关SW6与端子T1上的开关SW5的寄生电容相对应，是向端子T2施加开关SW6的寄生电容的伪开关。因此，在可忽略导通时的开关寄生电容的情况下，也可以省去开关SW6。
在期间t0，开关SW1、SW5关断，SW2、SW3、SW4导通，电压V(T2)从端子1被提供给端子T0、T1，端子T2连接在输出端子4上。此时，两个差动对(531、532)、(533、534)均构成在非反相输入端输入电压V(T2)、在反相输入端上连接输出端子4的电压跟随器结构，从而能够使输出电压Vout的变化高速化。并且，输出端子4成为Vout＝V(T2)，电压V(T2)从输出端子4经由SW3、SW4而被提供且储存到电容C1、C2中。在期间t1、t2、t3，开关SW3、SW4关断，开关SW5导通，与图3的控制相同。
本实施例与上述第二及第三实施例的不同点如下。在本实施例中，与上述第三实施例一样，在期间t0有两个差动对(531、532)、(533、534)对输出变化起作用，从而能够高速动作。
此外，与上述第三实施例不同，在本实施例中，电容C1、C2均从输出端子4接收放大后的电压V(T2)并进行电荷的储存，因此，期间t1以后的电容C1、C2的储存电压只要是其与输入电压的差量即可，从而能够实质上降低输入电容。因此，能够降低从外部经由输入端子1提供的电荷提供量。并且，通过降低输入电容，可进行高速动作和简化向输入端子1提供电压的外部电路。
图8示出了在图3的期间t1、t2、t3中的t1之前插入期间t0时的实施例，但也可以在图4的期间t1、t2、t3中的t1之前插入期间t0，并进行同样的开关控制，此时也能够实现输出电压Vout的高速变化以及输入电容的实质性降低。此时，期间t0的输出电压Vout为V(T1)，从期间t1起，开关SW3、SW4关断，开关SW5导通，与图4的控制相同。
(第五实施例)
图9A、9B是用于说明由上述本发明的差动放大器进行多值输出的一个实施例的图。图9A示出了输入输出电平的关系，图9B示出了将四个输出电平与两比特数字数据(D1、D0)关联起来的电压选择状态的关系。
图9A示出了输入电压为电压Vn、Vn+1、Va、Vb(其中，Va＝Vn、Vn＜Vn+1)这三个电平的情况。
另外，通过将电压Vn(Va)、Vn+1、Vb有选择地输入给电压V(T1)、V(T2)、V(T0)，作为输出电压可输出Vo1～Vo4这四个电平。
具体来说，当输出电压Vo1时，若选择(V(T1)、V(T2)、V(T0))＝(Va、Vb、Vn)，则根据上式(4)，有
Vo1＝Vn-(Vb-Va)  …(5)。
即，电压Vo1是从电压Vn向低电位侧仅电平位移了电位差(Vb-Va)的电压。
此外，当输出电压Vo2时，若选择(V(T1)、V(T2)、V(T0))＝(Vb、Va、Vn)，则有
Vo2＝Vn+(Vb-Va)  …(6)。
即，电压Vo2是从电压Vn向高电位侧仅电平位移了电位差(Vb-Va)的电压。
此外，当输出电压Vo3时，若选择(V(T1)、V(T2)、V(T0))＝(Va、Vb、Vn+1)，则有
Vo3＝Vn+1-(Vb-Va)  …(7)。
即，电压Vo3是从电压Vn+1向低电位侧仅电平位移了电位差(Vb-Va)的电压。
此外，当输出电压Vo4时，若选择(V(T1)、V(T2)、V(T0))＝(Va、Vb、Vn+1)，则有
Vo4＝Vn+1+(Vb-Va)  …(8)。
即，电压Vo4是从电压Vn+1向高电位侧仅电平位移了电位差(Vb-Va)的电压。
综上，对于三个输入电压Vn(Va)、Vn+1、Vb，可进行四个电平Vo1、Vo2、Vo3、Vo4的电压输出。
在图9A中，若将Vb、Va的电位差设定为Vn+1、Vn的电位差的1/4，则能够使四个输出电平成为电位差为(Vb-Va)的等间距的电平。
此外，如图9B所示，通过两比特数字数据(D1、D0)还可以选择输出四个电压Vo1～Vo4。
图9A、图9B示出了四个输出电平的实施例，但如果增加输入电压，则也可以与之相应地增加输出电平。例如，如果从m个输入电压中选择V(T0)，则可根据(V(T1)、V(T2))的(Va、Vb)、(Vb、Va)的选择，输出在V(T0)的电压电平上加上以及减去电位差(Vb-Va)所得的电压电平的最大2m个电压电平。另外，图9A示出了Va＝Vn的例子，但电压Va、Vb也可以任意设定。
(第六实施例)
图10A、10B是用于说明与由本发明差动放大器进行的多值输出的图9不同的另一实施例的图。
图10A示出了输入输出电平的关系，图10B示出了将四个输出电平与两比特数字数据(D1、D0)关联起来的电压选择状态的关系。图10A示出了输入电压为Vn、Vn+1(其中，Vn＜Vn+1)这两个电平的情况。另外，通过将电压Vn、Vn+1有选择地输入给电压V(T1)、V(T2)、V(T0)，作为输出电压可输出Vo1～Vo4这四个电平。
具体来说，当输出电压Vo1时，若选择
(V(T1)、V(T2)、V(T0))＝(Vn、Vn+1、Vn)，
则根据上式(4)，有
Vo1＝Vn-(Vn+1-Vn)    …(9)。
即，电压Vo1是从电压Vn向低电位侧仅电平位移了电位差(Vn+1-Vn)的电压。
此外，当输出电压Vo2时，若选择
(V(T1)、V(T2)、V(T0))＝(Vn、Vn+1、Vn+1)，
则有
Vo2＝Vn+1-(Vn+1-Vn)
   ＝Vn    …(10)。
即，电压Vo2是从电压Vn+1向低电位侧仅电平位移了电位差(Vn+1-Vn)的电压，与电压Vn为同电位。
此外，当输出电压Vo3时，若选择
(V(T1)、V(T2)、V(T0))＝(Vn+1、Vn、Vn)，
则有
Vo3＝Vn+(Vn+1-Vn)
   ＝Vn+1    …(11)。
即，电压Vo3是从电压Vn向高电位侧仅电平位移了电位差(Vn+1-Vn)的电压，与电压Vn+1为同电位。
此外，当输出电压Vo4时，若选择
(V(T1)、V(T2)、V(T0))＝(Vn+1、Vn、Vn+1)，
则有
Vo4＝Vn+1+(Vn+1-Vn)    …(12)。
即，电压Vo4是从电压Vn+1向高电位侧仅电平位移了电位差(Vn+1-Vn)的电压。
综上，对于两个输入电压，可进行四个电平的电压输出。在图10A、10B中，四个输出电平是电位差为(Vn+1-Vn)的等间距的电平。
此外，如图10B所示，也可以根据两比特数字数据(D1、D0)来以选择输出四个电压Vo1～Vo4。
图10A、10B示出了四个输出电平的实施例，但如果增加输入电压，则可以与之相应地增加输出电平。例如，如果从m个输入电压中选择最接近的两个电平来生成四个输出电平，则可以输出2m个电压电平。此外，如果从m个输入电压中选择任意的两个电平来生成四个输出电平，则最大能够生成m的2次方个电压电平。
(第七实施例)
图11A、图11B是用于说明由本发明的差动放大器进行的多值输出的再一实施例的图。
图11A示出了输入输出电平的关系，图11B示出了将四个输出电平与两比特数字数据(D1、D0)关联起来的电压选择状态的关系。
图11A也和图10A一样，示出了输入电压为Vn、Vn+1这两个电平的情况。而且如图11B所示，通过向电压V(T1)、V(T2)、V(T0)有选择地输入电压Vn、Vn+1，可输出Vo1～Vo4这四个电平。但在本实施例中，V(T1)＝V(T0)。
此时，对于Vo1、Vo4来说，V(T1)、V(T2)、V(T0)的选择条件与图10B相同，并为相同的输出电平。
对于Vo2、Vo3来说，V(T1)、V(T2)、V(T0)的选择条件与图10B不同，因而下面对在图6中输出Vo2和Vo3的情况进行说明。
具体来说，当输出电压Vo2时，若选择
(V(T1)、V(T2)、V(T0))＝(Vn、Vn、Vn)，
则有
Vo2＝Vn-(Vn-Vn)
   ＝Vn    …(13)。
即，电压Vo2是从电压Vn电平位移了零电位差的电压，与电压Vn为同电位。
此外，当输出电压Vo3时，若选择
(V(T1)、V(T2)、V(T0))＝(Vn+1、Vn+1、Vn+1)，
则有
Vo3＝Vn+1+(Vn+1-Vn+1)
   ＝Vn+1    …(14)。
即，电压Vo3是从电压Vn+1电平位移了零电位差的电压，与电压Vn+1为同电位。
综上，对于两个输入电压，可进行四个电平的电压输出。另外，四个输出电平是电位差为(Vn+1-Vn)的等间距的电平。
此外，如图11B所示，通过两比特数字数据(D1、D0)，也可以选择输出四个电压Vo1～Vo4。
图11A、11B示出了四个输出电平的实施例，但如果增加输入电压，则也可以与之相应地增加输出电平。例如，如果从m个输入电压中选择最接近的两个电平来生成四个输出电平，则可以输出2m个电压电平。此外，如果从m个输入电压中选择任意的两个电平来生成四个输出电平，则可以最大输出m的2次方个电压电平。
(第八实施例)
图12是示出本发明数模转换器的一个实施例的结构的图。本实施例的数模转换器可使用本发明的差动放大器来实现图9A及9B、图10A及10B、图11A及11B所示的输入输出电平的关系。在图12中，电路30(多值输出差动放大器)使用了参考图1来进行说明的差动放大器。
在图12的数模转换器中，在多个电阻元件R0～Rm间的连接端子上生成的电压被开关组31选择并被输出给端子1、2、3，其中，所述多个电阻元件R0～Rm以串联方式连接在电源电压VH、VL之间，所述开关组31分别连接在电阻元件的各个连接端子和电路30的输入端子1、2、3之间，并通过数据信号来进行导通/关断控制。
图9的电压Va、Vb(其中，Va＝V1)也从电阻元件Ra、Rb(R1＝Ra+Rb)间的连接端子上生成，并分别被开关组31的对应的三个开关选择，输出给端子1、2、3。当实现图10A及10B、图11A及11B的输入输出电平的关系时，不需要选择电压Vb的开关。
向电路30输入开关控制信号，进行图1的开关SW1、SW2的导通/关断控制。
此外，将输入数据信号作为选择信号输入给开关组31，从而向差动放大器的端子1、2、3输出与选择信号相对应的电压电平。
当在图12的数模转换器中实现图9A及9B的输入输出电平的关系时，开关组31根据输入数据信号，将电压Va或Vb作为V(T1)、V(T2)选择输出给电路30(图1的差动放大器)的端子2、1，并将m个电压V1～Vm作为V(T0)选择输出给电路30的端子3，由此，如在图9中进行说明的那样最大可输出2m个电压电平。
此外，当实现图10A、10B以及图11A、11B的输入输出电平的关系时，开关组31根据输入数据信号，将m个电压V1～Vm中的两个电压作为V(T1)、V(T2)、V(T0)选择输出给电路30的端子2、1、3，由此，如在图10A、10B以及图11A、11B中进行说明的那样最大可输出m的2次方个电压电平。另外，在图11A、11B的情况下，由于V(T1)＝V(T0)，电路30的端子2、3可作为共用端子，端子2、3与电阻元件R0～Rm间连接端子之间的开关也可以共用。
如此，通过适当选择m个电压V1～Vm或者电压Va或Vb来作为向电路30的端子2、1、3的输入信号V(T1)、V(T2)、V(T0)的输入，能够输出比输入电压数更多的电平电压。在图12中，利用电阻元件R1进行了电压Va、Vb的生成，但也可以利用电阻元件R1以外的任意的电阻元件来生成。
使用了图1所示差动放大器的图12的数模转换器能够以少的输入电压数来获得大量的电平彼此不同的输出电压。因此，可减少选择输入电压的开关，与输出电平数相同的以往电路相比可减小电路规模。
另外，也可以采用将端子1、2、3共用并顺次输入电压的结构。图13是示出这样构成的数模转换器的结构的图。在图13中，电路30’由参考图2、图5、图7进行说明的差动放大器构成。开关组31’基于串行数据信号来依次选择开关组中的某一个。开关控制信号对图2、图5、图7的各个开关的导通/关断进行控制。
图13的数模转换器的开关组31’基于串行数据信号来依次选择与在图12的数模转换器中由开关组31选择的V(T1)、V(T2)、V(T0)相同的电压，并将其输出给电路30’的端子1。因此，开关组31’只要有连接在电阻元件的各个连接端子与电路30’的输入端子1之间的至少m个或(m+1)个开关即可，从而能够大幅度地削减开关数。
如此，通过适当选择m个电压V1～Vm或者电压Va或Vb来作为向电路30’的端子1的输入信号V(T1)、V(T2)、V(T0)的顺次输入，可输出比输入电压数多的电平电压。
(第九实施例)
图14是示出本发明另一实施例的数据驱动器的结构的图。数据驱动器具有图12或图13的数模转换器。该数据驱动器例如作为基于视频数字信号来驱动液晶面板的数据线的数据驱动器(图17的标号980)来使用。
参考图14，该数据驱动器包括：移位寄存器510，对时钟CLK进行1行传输；数据寄存器520，基于来自移位寄存器510的时钟信号，例如读取相当于1行的量的视频数据信号；锁存电路530，锁存相当于1行的量的来自数据寄存器520的输出信号(视频数据信号)；以及数模转换器540，将从锁存电路530输出的相当于1行的量的信号(视频数据信号)作为输入数据信号来接收，并基于来自参考电压生成电路550的参考电压来输出与输入数据信号相对应的模拟电压。数模转换器540向图中没有示出的数据线输出与来自锁存电路530的视频数据信号相对应的电压。
上述的差动放大器不限于形成在半导体衬底上的MOS晶体管，也可以用形成在绝缘衬底上的TFT(薄膜晶体管)等来构成。此外，图14的数据驱动器并不仅限于液晶显示装置的数据驱动器，也可以用作EL(Electro-Luminescence，电致发光)显示装置的数据驱动器。
以上基于上述实施例对本发明进行了说明，但本发明并不局限于上述实施例的结构，当然还包括在本发明的范围内本领域技术人员可获得的各中变形修正方案。

Claims (16)

1.一种差动放大器，其特征在于，包括：
第一至第三输入端子，第一至第三信号分别被提供给所述第一至第三输入端子；
输入差动级，包括第一及第二差动对，以及共同连接在所述第一及第二差动对的输出对上的负载电路；
放大级，接收所述第一及第二差动对的共同的输出信号，对输出端子进行充电或放电驱动；
第一电容，连接在所述第一差动对的输入对的第一输入上；
第二电容，连接在所述第一差动对的输入对的第二输入上；
第一开关，连接在所述第一差动对的输入对的所述第一输入和所述第一电容的连接点与所述第一输入端子之间；以及
第二开关，连接在所述第一差动对的输入对的所述第二输入和所述第二电容的连接点与所述第二输入端子之间，
其中，所述第二差动对的输入对的第一输入连接在所述第三输入端子上，
所述第二差动对的输入对的第二输入连接在所述输出端子上。
2.如权利要求1所述的差动放大器，其特征在于，
所述第一至第三输入端子构成共同的一个输入端子，
所述第一至第三信号按预先确定的顺序被提供给所述一个输入端子。
3.如权利要求1或2所述的差动放大器，其特征在于，
从所述输出端子输出电压，该电压与在所述第三信号上加上所述第一及第二信号的电压差所得的电压相对应。
4.如权利要求1所述的差动放大器，其特征在于，
所述第一及第二差动对由各自对应的电流源进行驱动，
所述放大级的输入端连接在所述负载电路与所述第一及第二差动对的输出对的共同连接点的至少一个上，所述放大极的输出端连接在所述输出端子上，
所述第一电容连接在所述第一差动对的输入对的所述第一输入与所述第一开关的连接点、和基准电压端子之间，
所述第二电容连接在所述第一差动对的输入对的所述第二输入与所述第二开关的连接点、和基准电压端子之间。
5.如权利要求2所述的差动放大器，其特征在于，进行如下控制：
在第一期间，使所述第一及第二开关均导通，向所述一个输入端子提供第一信号，
在继所述第一期间之后的第二期间，使所述第一及第二开关中的一个导通，并使另一个关断，向所述一个输入端子提供第二信号，
在继所述第二期间之后的第三期间，使所述第一及第二开关均关断，向所述一个输入端子提供第三信号。
6.如权利要求2所述的差动放大器，其特征在于，
在所述第一差动对的输入对的所述第一输入和所述第一开关以及所述第一电容的连接点、与所述输出端子之间具有第三开关。
7.如权利要求6所述的差动放大器，其特征在于，
在所述第一差动对的输入对的所述第二输入和所述第二开关以及所述第二电容的连接点、与所述输出端子之间，具有始终关断的第四开关。
8.如权利要求6或7所述的差动放大器，其特征在于，进行如下控制：
在第一期间，使所述第二及第三开关均导通，使所述第一开关关断，向所述一个输入端子提供第一信号，
在继所述第一期间之后的第二期间，使所述第三开关关断，使所述第一及第二开关均导通，向所述一个输入端子提供所述第一信号，
在继所述第二期间之后的第三期间，使所述第三开关关断，使所述第一及第二开关的一个导通，并使另一个关断，向所述一个输入端子提供第二信号，
在继所述第三期间之后的第四期间，使所述第一至第三开关均关断，向所述一个输入端子提供第三信号。
9.如权利要求2所述的差动放大器，其特征在于，
在所述第一差动对的输入对的所述第一输入和所述第一开关以及所述第一电容的连接点、与所述输出端子之间，具有第三开关，
在所述第一差动对的输入对的所述第二输入和所述第二开关的连接点、与所述第二电容之间，具有第五开关，
在所述第二电容和所述第五开关的连接点、与所述输出端子之间，具有第四开关。
10.如权利要求9所述的差动放大器，其特征在于，
在所述第一差动对的输入对的所述第一输入与所述第一开关的连接点、和所述第一电容与所述第三开关的连接点之间，具有始终导通的第六开关。
11.如权利要求9或10所述的差动放大器，其特征在于，进行如下控制：
在第一期间，使所述第一开关关断，使所述第二、第三、第四开关导通，使第五开关关断，向所述一个输入端子提供第一信号，
在继所述第一期间之后的第二期间，使所述第一、第二、第五开关均导通，使所述第三及第四开关均关断，向所述一个输入端子提供所述第一信号，
在继所述第二期间之后的第三期间，使所述第三及第四开关关断，使所述第五开关导通，使所述第一及第二开关的一个导通，并使另一个关断，向所述一个输入端子提供第二信号，
在继所述第三期间之后的第四期间，使所述第五开关导通，使所述第一、第二、第三、第四开关均关断，向所述一个输入端子提供所述第三信号。
12.如权利要求1、2、5中任一项所述的差动放大器，其特征在于，所述第三信号是与所述第一信号或所述第二信号相同的信号。
13.一种数模转换电路，其特征在于，包括：
参考电压生成电路，生成电平各不相同的多个参考电压；
选择电路，基于输入数字信号，将来自所述参考电压生成电路的参考电压选择为第一、第二及第三信号；以及
权利要求1所述的差动放大器，其在第一至第三输入端子上分别接收从所述选择电路输出的所述第一、第二、第三信号。
14.一种数模转换电路，其特征在于，包括：
参考电压生成电路，生成电平各不相同的多个参考电压；
选择电路，基于输入数字信号，将来自所述参考电压生成电路的参考电压选择为第一、第二及第三信号；以及
权利要求2、5、11中任一项所述的差动放大器，其在一个输入端子上依次接收从所述选择电路输出的所述第一、第二、第三信号。
15.一种数据驱动器，其特征在于，具有权利要求13或14所述的数模转换电路，并根据所输入的视频数据信号来驱动数据线。
16.一种显示装置，其特征在于，具有权利要求15所述的数据驱动器。
CN2007100075239A 2006-02-02 2007-02-01 差动放大器及数模转换器 Expired - Fee Related CN101013882B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-025631 2006-02-02
JP2006025631 2006-02-02
JP2006025631A JP5017871B2 (ja) 2006-02-02 2006-02-02 差動増幅器及びデジタルアナログ変換器

Publications (2)

Publication Number Publication Date
CN101013882A CN101013882A (zh) 2007-08-08
CN101013882B true CN101013882B (zh) 2010-11-10

Family

ID=38321465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100075239A Expired - Fee Related CN101013882B (zh) 2006-02-02 2007-02-01 差动放大器及数模转换器

Country Status (3)

Country Link
US (1) US7554389B2 (zh)
JP (1) JP5017871B2 (zh)
CN (1) CN101013882B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5047699B2 (ja) * 2007-06-08 2012-10-10 ルネサスエレクトロニクス株式会社 増幅回路、デジタルアナログ変換回路及び表示装置
US7705683B2 (en) * 2008-06-19 2010-04-27 Broadcom Corporation Method and system for processing signals via an integrated low noise amplifier having configurable input signaling mode
US9081398B2 (en) 2012-03-23 2015-07-14 Fairchild Semiconductor Corporation Adaptive startup control for boost converter
US10453404B2 (en) * 2016-08-17 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Display method, display device, display module, and electronic device
CN108123692B (zh) * 2016-11-30 2021-05-25 矽统科技股份有限公司 可程序化增益放大器
CN108156565B (zh) * 2016-12-02 2020-10-30 矽统科技股份有限公司 传感装置
US10530302B2 (en) * 2017-11-21 2020-01-07 Texas Instruments Incorporated Current mode chopper amplifier
CN115149917B (zh) * 2022-09-01 2022-11-25 南京沁恒微电子股份有限公司 Mcu及其中的差分运放电路、差分运放方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942942A (en) * 1997-08-28 1999-08-24 Holtek Semiconductor, Inc. Differential amplifier with double output stages
CN1625056A (zh) * 2003-12-05 2005-06-08 沃福森微电子股份有限公司 数模转换电路
CN1677846A (zh) * 2004-03-29 2005-10-05 日本电气株式会社 差动放大器、数字/模拟转换器和显示装置
CN1697314A (zh) * 2004-05-10 2005-11-16 印芬龙科技股份有限公司 抽样信号放大器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219636A (ja) * 1996-02-09 1997-08-19 Sharp Corp 駆動回路
JP2001292041A (ja) * 2000-04-07 2001-10-19 Fujitsu Ltd オペアンプおよびそのオフセットキャンセル回路
JP2002232239A (ja) * 2001-02-01 2002-08-16 Akita Kaihatsu Center Ard:Kk 演算増幅器
JP4068040B2 (ja) * 2003-10-10 2008-03-26 富士通株式会社 オペアンプ、ラインドライバおよび液晶表示装置
JP4328596B2 (ja) * 2003-10-27 2009-09-09 日本電気株式会社 差動増幅器
JP4472507B2 (ja) * 2004-12-16 2010-06-02 日本電気株式会社 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
JP4188931B2 (ja) * 2005-03-09 2008-12-03 富士通マイクロエレクトロニクス株式会社 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942942A (en) * 1997-08-28 1999-08-24 Holtek Semiconductor, Inc. Differential amplifier with double output stages
CN1625056A (zh) * 2003-12-05 2005-06-08 沃福森微电子股份有限公司 数模转换电路
CN1677846A (zh) * 2004-03-29 2005-10-05 日本电气株式会社 差动放大器、数字/模拟转换器和显示装置
CN1697314A (zh) * 2004-05-10 2005-11-16 印芬龙科技股份有限公司 抽样信号放大器

Also Published As

Publication number Publication date
JP2007208694A (ja) 2007-08-16
US20070176675A1 (en) 2007-08-02
CN101013882A (zh) 2007-08-08
US7554389B2 (en) 2009-06-30
JP5017871B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
CN101013882B (zh) 差动放大器及数模转换器
CN101174397B (zh) 数据驱动器及显示装置
CN101174837B (zh) 数字模拟转换电路、数据驱动器及使用其的显示装置
CN102034420B (zh) 输出放大电路以及使用该电路的显示装置的数据驱动器
US7106321B2 (en) Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method
US7079127B2 (en) Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage
CN100472959C (zh) 差动放大器、数字/模拟转换器和显示装置
CN104038206B (zh) 输出缓冲器电路和包括该输出缓冲器电路的源极驱动电路
CN100566142C (zh) 数字模拟电路和数据驱动器及显示装置
US6791539B2 (en) Display, method for driving the same, and portable terminal
CN101226721B (zh) 输出电路、使用该电路的数据驱动器、及显示装置
US20110193848A1 (en) Level shifter circuit, load drive device, and liquid crystal display device
CN101552841A (zh) 输出放大电路及使用该电路的显示装置的数据驱动器
CN101055687B (zh) 包含放大器电路的驱动电路
TWI406507B (zh) 具整合位準偏移器之數位至類比轉換器及利用該轉換器以驅動顯示裝置之方法
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
CN102201192B (zh) 电平移位电路、数据驱动器及显示装置
CN101430867A (zh) 用于显示装置的驱动电路
CN101540151B (zh) 液晶显示装置用源极驱动电路及具备它的液晶显示装置
CN100578925C (zh) 差动放大器
US7880651B2 (en) Sample and hold circuit and digital-to-analog converter circuit
US7286071B1 (en) System for displaying images
KR20060042401A (ko) 부하용량 구동회로 및 액정 구동회로
CN101320962B (zh) 放大电路、数字模拟变换电路及显示装置
JP3228411B2 (ja) 液晶表示装置の駆動回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20140201